new123 0 1 октября, 2020 Опубликовано 1 октября, 2020 · Жалоба 47 minutes ago, yes said: EMIB - но не могу найти ни в хэндбуках ни в апнотах, только в оввервью. они все по этой теме тут собрали, с картинками, видяшками и статьями https://www.intel.com/content/www/us/en/foundry/emib.html Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
yes 5 1 октября, 2020 Опубликовано 1 октября, 2020 · Жалоба 1 minute ago, new123 said: они все по этой теме тут собрали, с картинками, видяшками и статьями https://www.intel.com/content/www/us/en/foundry/emib.html спасибо. я уже разочаровался найти на их сайте :) интересный момент, что ксайлинс прямо говорит, что они чипы друг на друга кладут (очевидно, что суммарная длина соединительных проводочков значительно меньше), а интел рисует картинки с чипами рядом на подложке... то ли ксайлинс такое запатентовал и строго следит, то ли интел скрывает "как оно на самом деле" Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
blackfin 16 1 октября, 2020 Опубликовано 1 октября, 2020 · Жалоба 2 hours ago, yes said: а как у Интела называется SSI / SLR то есть несколько чипов в один корпус? У Интела сама FPGA (fabric) сделана на одном кристалле. Вот тут они сравнивают чипы c "монолитной FPGA" и чипы с несколькими кристаллами от конкурентов: White Paper. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 27 1 октября, 2020 Опубликовано 1 октября, 2020 · Жалоба Приветствую! В любом случае надо учитывать что структура логики чипов и интерконекта у Xilinx и Intel разная. У Xilinx структура чипа более регулярно/равномерная, У Intel построенная на ALM блоках и имеет более выраженную "иерархию". Соответственно и скорее всего разными будут результаты для одного и того-же дизайна отмапленого в эти структуры. И тем более это будет заметно если дизайн изначально не оптимизировался под конкретную архитектуру. Так что тут бы не помешал предварительный дизайн для обоих вариантов и оценкой возможных результатов и затрат. Удачи! Rob. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Nick_K 0 1 октября, 2020 Опубликовано 1 октября, 2020 · Жалоба 55 minutes ago, RobFPGA said: У Intel построенная на ALM блоках и имеет более выраженную "иерархию". А можно поподробнее? А то я тут колупаюсь с прототипом в котором есть очень большие АЛУшки без пайплайнов (но частота работы не высокая). И вот планируется переход на Хилых, только как-бы не сделать только хуже. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 27 1 октября, 2020 Опубликовано 1 октября, 2020 · Жалоба Приветствую! 22 minutes ago, Nick_K said: А можно поподробнее? А то я тут колупаюсь с прототипом в котором есть очень большие АЛУшки без пайплайнов (но частота работы не высокая). И вот планируется переход на Хилых, только как-бы не сделать только хуже. А что тут может быть подробнее? В доках структура чипов расписана довольно подробно. А вот как ваш дизайн ляжет на эту структур надо пробовать на тестовых "кошечках". Взять средних размеров модуль, синтезировать и сделать P&R для выбранных семейств. Их личного опыта (далеко от объективного) при плотных дизайнах с большим количеством связей у Intel интерконнект быстрее становится "узким" местом чем у Xilinx. Удачи! Rob. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
blackfin 16 1 октября, 2020 Опубликовано 1 октября, 2020 · Жалоба 3 hours ago, blackfin said: У Интела сама FPGA (fabric) сделана на одном кристалле. Кстати, самая толстая FPGA у Интела всё же сделана из двух кристаллов: Quote This extremely dense FPGA is based on the existing Intel Stratix 10 FPGA architecture and Intel’s advanced Embedded Multi-die Interconnect Bridge (EMIB) technology. In the case of this new Intel Stratix 10 GX 10M FPGA, EMIB technology stitches two high-density Intel Stratix 10 GX FPGA core fabric die (with a capacity of 5.1 million LEs per die) along with appropriate I/O tiles. Stratix 10 GX 10M FPGA Blogs.Intel Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Flood 12 1 октября, 2020 Опубликовано 1 октября, 2020 · Жалоба 4 часа назад, yes сказал: интересный момент, что ксайлинс прямо говорит, что они чипы друг на друга кладут (очевидно, что суммарная длина соединительных проводочков значительно меньше), а интел рисует картинки с чипами рядом на подложке... Нет, у Xilinx разные чипы также расположены рядом друг с другом (встык соединены), а лежат они все вместе на кремниевом интерконнекте. Т.е. функциональные чипы один над другим не находятся - к всему прочему, это крайне ухудшило бы теплоотведение. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
yes 5 2 октября, 2020 Опубликовано 2 октября, 2020 · Жалоба 17 hours ago, Flood said: Нет, у Xilinx разные чипы также расположены рядом друг с другом (встык соединены), а лежат они все вместе на кремниевом интерконнекте. Т.е. функциональные чипы один над другим не находятся - к всему прочему, это крайне ухудшило бы теплоотведение. да, увидел картинки. мне-то казалось, что такая технология 2.5D называется, то есть тут ксайлинсы перекреативили а с теплопроводностью, казалось что можно - и мы делали с силиконовой подложкой пакаджи - это вообще модно сейчас, и в этих альтерах/ксайлинсах silicon interposer с межчиповыми дорожками, да и давно уже делали SoC-и с чипами вертикально, например SDRAM память лепили сверху на чип проца - у чипа вобщем-то неплохая проводимость, как "вниз" через подложку, так и "вверх" через напыление. казалось бы - напичкай его еще металлом - какими-нибудь многослойными виа и т.п. и хоть 100Ватт прогоняй, но нет, всюду обман посмотрел квартус про - отличается от непро - по сути, а иконки по большей части похожи. я так понял что интело-альтеровский креативизм пошел на перенос триггеров в интерконнект, то есть у тула добавилась фаза перетягивания тригеров (ретайминг) из ALM/LAB в интерконнект, ну и какая-то еще петля фидбека замыкается через юзера - правьте RTL ту фит, типа со стратиксами 10 наверно не так много имеют реальный опыт, но и циклон 10 та же фигня, насколько я понял - интересно бы отзывы... ну и да - посмотрел самые жирные стратиксы (из GX-ов) - либо врет квартус, либо действительно вся логика в один чип запихнута... ------------------ мне по результатам этой темы стало даже интереснее стратиксы поковырять, но LPC на стратиксовой плате уж очень убогий - так что какие-то второстепенные вопросы будут роль играть, большой шанс, что с этой "второй волной" вообще накроется проект... логистика какая-то совсем дикая получается... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
new123 0 2 октября, 2020 Опубликовано 2 октября, 2020 (изменено) · Жалоба 42 minutes ago, yes said: посмотрел квартус про - отличается от непро - по сути, а иконки по большей части похожи рекомендую глянуть сист требования, в части оперативки. Под S10 полюбому pro ставить, последние версии. Рекомендуемо согласно мануалу 64Гб, по факту жрет 32Гб. По первости приходилось swap юзать на жестком диске Изменено 2 октября, 2020 пользователем new123 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
syoma 1 2 октября, 2020 Опубликовано 2 октября, 2020 · Жалоба On 9/30/2020 at 3:51 PM, yes said: мне нужно для моделирования АЗИКа - то есть трансиверы, память и прочее на плате (кроме питания :) не нужно. наверно, по частоте/констрейнам в этот раз придется выжимать побольше, но это не жесткий параметр, а чтобы сразу софт писать похожий на боевой, а не с 1/10 железа работающий FMC нужен, чтобы свою железку подключить, и я смотрю Интел от альтеровского интерфейса отказался и перешел на ксайлинский? или это только разъемы одинаковые? производства своих плат с этими ПЛИС не будет А если отказаться от железа, не пойдет облачный вариант вместо платы? Вроде и те и другие что-то такое предлагают. Дешевле платы, наверное, выйдет? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
yes 5 2 октября, 2020 Опубликовано 2 октября, 2020 · Жалоба 2 hours ago, syoma said: А если отказаться от железа, не пойдет облачный вариант вместо платы? Вроде и те и другие что-то такое предлагают. Дешевле платы, наверное, выйдет? работаем с реальными сигналами. для модели и симулятора хватает, а проверка всего алгоритмов, имплементации, моделей, софта - работает/нет - нужна железка с антенной Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
