Jump to content

    

Отследить наличие порта в блоке в схемном файле

Quartus много ошибок прощает, не все в варнингах пишет. Еще бывает полезно смотреть папку Connectivity Checks...

Share this post


Link to post
Share on other sites

Попробуйте опцию "default_nettype" поставить в "none".

Share this post


Link to post
Share on other sites
5 часов назад, Kluwer сказал:

Попробуйте опцию "default_nettype" поставить в "none".

А где она находится?

Share this post


Link to post
Share on other sites
On 7/30/2019 at 8:51 PM, MrGalaxy said:

А где она находится?

Виноват, не заметил, что вы на VHDL пишите. Это верилоговский макрос, означает, что нельзя использовать заранее не объявленные провода. Теоретически, вы можете верилоговскую шапку над своим VHDL-модулем сгенерить в к-ром поставить

`default_nettype none

Кривоватое, конечно, решение, но может быть поможет ...

Share this post


Link to post
Share on other sites

Create an account or sign in to comment

You need to be a member in order to leave a comment

Create an account

Sign up for a new account in our community. It's easy!

Register a new account

Sign in

Already have an account? Sign in here.

Sign In Now
Sign in to follow this