[dimitriy91 0]

Доброго времени суток, как можно преобразовать 

reg[7:0] mem[0:8]; 

в

wire[35:0] bfr[0:1];  (wire - подключить)

без циклов ??? 

[RobFPGA 27]

Приветствую! 

8 minutes ago, dimitriy91 said:

.. как можно преобразовать 

reg[7:0] mem[0:8]; в

wire[35:0] bfr[0:1];  (wire - подключить) без циклов ??? 

Вам для чего это нужно (для симуляции или синтеза) ? 

А вообще  если без цикла то все только ручками:

wire [9*8-1:0] temp;
assign temp   = {mem[8], ... mem[1],mem[0]};
assign bfr[0] = temp[35:0];
assign bfr[1] = temp[71:36];

Удачи! Rob.

[dimitriy91 0]

Rob спасибо.

А ели наоборот, нужно из reg[35:0] mem[0:1];

получить 9 wire[8:0], можно WILE использовать, for нельзя

[RobFPGA 27]

Приветствую!

2 hours ago, dimitriy91 said:

Rob спасибо.

А ели наоборот, нужно из reg[35:0] mem[0:1];

получить 9 wire[8:0], можно WILE использовать, for нельзя

WILE это "while"?  Формулируйте задачу более четко  тогда и вам будет понятнее как ее  можно решить. Ну и хоть какой свой вариант предложите.

Как намек - посмотрите на предыдущее решение. А что если поменять переменные вокруг "=" ?

Удачи! Rob.