[oratie 0]

Здравствуйте,

 

А кто-нибудь перешел (собирается перейти) на TSMC28HPC/HPC+ с какого-нибудь другого TSMC28 процесса? Есть ли выгода в этом? Официальные слайды я читал, интересует ваше мнение. И не совсем понятно, за счет чего получается выигрыш по площади, если design rules такие же.

[aht 0]

Здравствуйте,

 

А кто-нибудь перешел (собирается перейти) на TSMC28HPC/HPC+ с какого-нибудь другого TSMC28 процесса? Есть ли выгода в этом? Официальные слайды я читал, интересует ваше мнение. И не совсем понятно, за счет чего получается выигрыш по площади, если design rules такие же.

А вы спрашивали своего VCA или саму TSMC?

Открытых данных по HPC+ найти не могу, поэтому пока воздержусь от любых комментариев (могу нарушить конфиденциальность).

HPC (другие модели, тот же футпринт) получается несколько быстрее HPM, но по площади преимущество 0.5-2%.

[oratie 0]

Конечно спрашивал. Но ответы аналогичны презентациям. Они пишут, что SC либа получилась компактнее. Если DRM тот же, то за счет чего выигрыш? Только из-за более быстрых спайс моделей? Если не секрет, сколько выигрыш у вас по таймингу, если сравнивать с HPM?

[v_mirgorodsky 0]

Я своими глазами видел две TSMC либы под advanced nodes. По своему собственному личному опыту могу сказать следующее - стандартные либы TSMC выполнены неоптимально с точки зрения плотности. В моем случае практически каждую целу можно было "ужать" на 1-2 поли без ущерба для функциональности. Простая переразводка/перехарактеризация либов могла бы дать уже 5-10% экономии площади. Так что я думаю, что экономия за счет несколько более сильных транзисторов и чуть более прямых рук.

 

[aht 0]

Конечно спрашивал. Но ответы аналогичны презентациям. Они пишут, что SC либа получилась компактнее. Если DRM тот же, то за счет чего выигрыш? Только из-за более быстрых спайс моделей? Если не секрет, сколько выигрыш у вас по таймингу, если сравнивать с HPM?

Результаты тестового проекта (кодек Viterbi, 80 kgates)

 

7-трековые библиотеки:

TSMC 28hpm 30 7T P140 hvt tt 0.9V 25C Fmax 1597MHz power 75mW leakage 0.07mW

TSMC 28hpc 30 7T P140 hvt tt 0.9V 25C Fmax 1599MHz power 68mW leakage 0.07mW

 

TSMC 28hpm 35 7T P140 hvt tt 0.9V 25C Fmax 1412MHz power 67mW leakage 0.05mW

TSMC 28hpc 35 7T P140 hvt tt 0.9V 25C Fmax 1413MHz power 62mW leakage 0.05mW

 

TSMC 28hpm 40 7T P140 hvt tt 0.9V 25C Fmax 1249MHz power 60mW leakage 0.04mW

TSMC 28hpc 40 7T P140 hvt tt 0.9V 25C Fmax 1249MHz power 55mW leakage 0.04mW

 

12-трековые библиотеки:

TSMC 28hpm 35 12T hvt tt 0.9V 25C Fmax 1676MHz power 130mW leakage 0.08mW

TSMC 28hpc 35 12T P140 hvt tt 0.9V 25C Fmax 1646MHz power 112mW leakage 0.08mW

[oratie 0]

Спасибо за результаты. У этих std cell библиотек разная топология? Или только разные .db? Как я понимаю, TT corner у них совпадает (я сравнивал spice модели), а вот SS и FF в HPC придвинуты ближе к TT. Если оценивать частоту по worst corner, то она в HPC должна быть выше. Да и холдов надо будет меньше чинить, из-за меньшего разброса в worst/best углах - меньше delay ячеек вставлять (опять же это даст выигрыш по мощности).

[aht 0]

Для SS/SSG corners:

 

TSMC 28hpm 30 7t P140 hvt ss 0.81V 125C Fmax 752MHz power 30mW leakage 0.3mW

TSMC 28hpc 30 7t P140 hvt ssg 0.81V 125C Fmax 1020MHz power 37mW leakage 0.71mW

 

TSMC 28hpm 35 7t P140 hvt ss 0.81V 125C Fmax 687MHz power 27mW leakage 0.19mW

TSMC 28hpc 35 7t P140 hvt ssg 0.81V 125C Fmax 895MHz power 33mW leakage 0.37mW

 

TSMC 28hpm 40 7t P140 hvt ss 0.81V 125C Fmax 629MHz power 25mW leakage 0.13mW

TSMC 28hpc 40 7t P140 hvt ssg 0.81V 125C Fmax 793MHz power 30mW leakage 0.23mW

[oratie 0]

Спасибо за цифры. А почему сравнивали SS с SSG? Ведь в HPM тоже есть SSG.

[Doka 1]

Результаты тестового проекта (кодек Viterbi, 80 kgates)

....

 

спасибо за сравнение, интересно было бы увидеть еще разницу по площади НРМ vs HPC (для 7ми и 12ти-трековой)