Jump to content

    
Sign in to follow this  
novartis

Отладка проекта в Xilinx

Recommended Posts

Работал с альтера, сейчас занимаюсь проектом под ксайлинкс.

Чипскоп немного освоил, циклограммы строятся, проект анализируется, но вот хотелось бы получить в железе большой объем данных, перекинуть его на пк, а потом на пк уже сверить с нужными данными. В альтере это я бы мог сделать с помощью In system memory content editor, разумеется сперва сохранив нужные данные в внутренней памяти плис. А как это сделать в ксайлинксе?

Share this post


Link to post
Share on other sites
Работал с альтера, сейчас занимаюсь проектом под ксайлинкс.

Чипскоп немного освоил, циклограммы строятся, проект анализируется, но вот хотелось бы получить в железе большой объем данных, перекинуть его на пк, а потом на пк уже сверить с нужными данными. В альтере это я бы мог сделать с помощью In system memory content editor, разумеется сперва сохранив нужные данные в внутренней памяти плис. А как это сделать в ксайлинксе?

подобным способом никак, если я не ошибаюсь в ксайлинксе такого нет - нужно оргнизовывать передачу данных по какому-либо интерфейсу связи

Share this post


Link to post
Share on other sites

Данные из чипскопа можно передать в matlab или modelsim для последующего анализа; или требуется потоковая непрерывная передача?

Share this post


Link to post
Share on other sites

Потоковая передача не требуется, просто искал аналогичный инструмент как у альтеры. Обычно сохранял данные в файл, потом их в матлабе анализировал - на корректность модели.

 

Почитал о Identify Synopsys. Штука интересная. Поддерживает и альтеру, и ксайлинкс. Не понял только, в существующий проект добавляется инстанс от Identify Synopsys и затем компилируется штатной IDE (альтеровской, ксайлинксовой...), или в Identify Synopsys нужно открыть свой проект, добавить в него дебаггер и затем скомпилить в Identify Synopsys?

Share this post


Link to post
Share on other sites
Чипскоп немного освоил, циклограммы строятся, проект анализируется, но вот хотелось бы получить в железе большой объем данных, перекинуть его на пк, а потом на пк уже сверить с нужными данными. В альтере это я бы мог сделать с помощью In system memory content editor, разумеется сперва сохранив нужные данные в внутренней памяти плис. А как это сделать в ксайлинксе?

В Chipscope есть функции импорта и экспорта - это фактически и есть чтение/запись дампа памяти. В этот дамп можно записать данные выборочно или все подряд, зависит от пользователя, а условия записи гибко настраиваются в самом Chipscope. Цитирую из руководства пользователя:

Exporting Data

Captured data can be exported to a file, for future viewing or processing. To export data,

select File → Export

Share this post


Link to post
Share on other sites
Потоковая передача не требуется, просто искал аналогичный инструмент как у альтеры. Обычно сохранял данные в файл, потом их в матлабе анализировал - на корректность модели.

 

Почитал о Identify Synopsys. Штука интересная. Поддерживает и альтеру, и ксайлинкс. Не понял только, в существующий проект добавляется инстанс от Identify Synopsys и затем компилируется штатной IDE (альтеровской, ксайлинксовой...), или в Identify Synopsys нужно открыть свой проект, добавить в него дебаггер и затем скомпилить в Identify Synopsys?

Трогал этот тул давно, до покупки синопсисом, в связке с actel.

Собирал\импортировал проект в synplify pro, выбирал чего хочется почекать (брейкпоинты, вотчпоинты).

Потом стандартный цикл синтез, имплементация.

Затем работа в дебагере.

Share this post


Link to post
Share on other sites
Почитал о Identify Synopsys. Штука интересная. Поддерживает и альтеру, и ксайлинкс. Не понял только, в существующий проект добавляется инстанс от Identify Synopsys и затем компилируется штатной IDE (альтеровской, ксайлинксовой...), или в Identify Synopsys нужно открыть свой проект, добавить в него дебаггер и затем скомпилить в Identify Synopsys?

 

Я так полагаю что лучший способ работать с Identify это его связка с Synplify Synopsys. Синтезируете свой проект при помощи Synplify, он выплевывает *.prj (Synopsys FPGA project file). Далее загружаете этот файл в Synplify, настраиваете проект для Identufy(выбираете тактовый сигнал, сигналы срабатывания и что хотите собственно посмотреть). Компилирует проект для Identify. Конфигурируете им ПЛИС, открываете Identify, смотрите картинки :biggrin:

 

 

оу gotcha Вы уже ответили :biggrin:

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

Sign in to follow this