[alexPec 3]

Всем доброго дня. Кто-то делал платы под BGA 0.5мм ? Рекомендуемые нормы: сверло - 0,125мм, площадка via - 0,3мм или сверло 0,15, площадка 0,4мм.

 

PS пробовал поиском искать - на BGA ругается.

[blackfin 16]

PS пробовал поиском искать - на BGA ругается.

Волшебное слово: fastprint.

 

Например: BGA c шагом 0.5

[vicnic 0]

Главное: нет решения на все случаи жизни, каждую конкретную микросхему надо рассматривать отдельно.

Общий вектор - использование неквозных отверстий на 1 внутренний слои, в случае большой плотности на 2й и далее, технология stacked vias.

[PCBtech 0]

Всем доброго дня. Кто-то делал платы под BGA 0.5мм ? Рекомендуемые нормы: сверло - 0,125мм, площадка via - 0,3мм или сверло 0,15, площадка 0,4мм.

 

PS пробовал поиском искать - на BGA ругается.

 

Можем скинуть по e-mail несколько примеров трассировки BGA0.5. Пришлите запрос на [email protected]

Лучше, если дадите свой партнамбер или тип корпуса, чтобы нам проще было подобрать примеры.

 

[bigor 0]

Всем доброго дня. Кто-то делал платы под BGA 0.5мм ? Рекомендуемые нормы: сверло - 0,125мм, площадка via - 0,3мм или сверло 0,15, площадка 0,4мм.

Микровиа со стороны BGA на внутренний слой. Размеры 0,10мм сверло, 0,30мм площадка.

Если размер пада под шарик BGA 0,30 и более - ставим микровиа в пад.

Во внутреннем слое растаскиваем все что можно, что нельзя - скрытыми переходными на следующие слои...

Полностью согласен с vicnic - каждую конкретную микросхему надо рассматривать отдельно.

Только вот от технологии stacked vias - я бы воздержался при возможности.

Если можно обойтись ступенькой, лучше использовать ее - надежней и дешевле.

[vicnic 0]

Если можно обойтись ступенькой, лучше использовать ее - надежней и дешевле.

Staggered vias? Просто я пока так не делал, поэтому не могу 100% рекомендовать.

 

[Uladzimir 60]

Staggered vias? Просто я пока так не делал, поэтому не могу 100% рекомендовать.

Это не попадалось.

stacked vias

Последнее удобно при плотной топологии и высокой частоте. знаю кто использует в большинстве сложных плат именно это

[bigor 0]

Последнее удобно при плотной топологии и высокой частоте. знаю кто использует в большинстве сложных плат именно это

Да. И удобней, и проще с точки зрения конструктора...

Мы использовали оба варианта. Как в своих проектах (в смысле, спроектированных нами), так и от заказчиков при изготовлении плат.

Заводы берутся изготавливать оба варианта.

Однако, стековая структура немного дороже обходится - необходимо закрывать или заращивать отверстия в скрытых переходных...

ИМХО, если позволяет топология и нет особых требований по целостности сигналов - лучше использовать "ступеньку".

Возможно, отстал от жизни, но мне такая структура видится более надежной, чем стековая.

[alexPec 3]

Всем спасибо. Сколько раз уже поглядываю в сторону BGA 0,5 но каждый раз когда дело доходит до платы - начинаются проблемы. Охота ужать поплотнее, но и в этот раз похоже лучше местом пожертвовать, чем иметь проблемы с платой. Видимо не время пока, ну или место на плате не так важно. Но чувствую, скоро допекут меня эти BGA 0,5 и BGA 0,4 и никуда от них не денешься.

[fractcon 0]

Посмотрите рекомендации от TI особенно про BeagleBoard, они там тонну собак съели чтобы найти правильные соотношения hole/pad/mask.

Но соглашусь, BGA 0.5 via_in_pad развести можно, но фактически отстой конкретный. Питание честно не подвести, так как via_in_pad прямо в план питания ронять нельзя, по температуре начнутся проблемы и не факт что пропаяется. А подводить питание через переходные трассы можно и нужно, но питание таким образом получается довольно проблемное. Так как отверстия 0.1 реально только микровиа сделать, на всю плату не протащить, там свои проблемы начинаются. А питание через микровиа и 0.1 это не то, что через сквозное.

В общем правильно Вы боитесь BGA 0.5, и чем дольше обойдете, тем лучше.

[vicnic 0]

А куда денетесь? По моим грубым оценкам проекты BGA с шагом менее 0.8 мм уже составляет порядка 15% в общей кучей с потенциальным ростом. Уже снизу поддавливают с шагом 0.4 мм.

С другой стороны stacked vias 10 лет назад было редкоиспользуемой технологией, а сейчас уже ширпотреб делают.

Как минимум сейчас надо знать основы дизайна, а далее плотная работа с конкретным производителем.

[bookd 0]

Проблема в том, что "конкретный производитель" не выдерживает параметры производства. Точнее самые лучшие производители не выдерживают вменяемые параметры уже на BGA_0.8.

Чтобы убедиться, возьмите изготовленную плату и поковыряйте под микроскопом. Будете приятно удивлены. Нам удалось отработать BGA 0.8 но пришлось долго и конкретно прессовать конечное производство, добиться жестоко контроля производства и в итоге все равно пришлось пойти на компромисс. В результате изготовили на пределе примерно 80% от того, что заложили в дизайне.

Поэтому 0.8 это предел, 0.5 уже отстой и рискованный дизайн. Конечно это мое имхо..

[vicnic 0]

To bookd: вы какие параметры закладывали в проект для BGA с шагом 0.8 мм (проводник-зазор ,переходное, толщина платы)?

В FastPrint`е заказывали?

[bookd 0]

To bookd: вы какие параметры закладывали в проект для BGA с шагом 0.8 мм (проводник-зазор ,переходное, толщина платы)?

В FastPrint`е заказывали?

 

Не помню...

[bigor 0]

Ага у них, уперлись в зазор отверстие на планах питания. Они отверстия меньше чем 0.2 НЕ ДЕЛАЮТ. В принципе. Несмотря на заявы, аспект и нормы.

Я вот почитал Ваше высказывание и слегка растерялся.

Не буду защищать CFP, сам иногда не в восторге от их творчества.

Но. Исходя из описание Вашего дизайна есть над чем задуматься.

Вы говорите, что в проекте заложены переходные размером 0,15мм, но при этом плата имеет 8 слоев питании еще сигнальные слои. Допустим, получается порядка 12-14слоев.

Т.е. расчетная толщина платы составляет порядка 1,6мм, если не больше, при условии, что используется 0,10мм ядра и препреги и 35мкм медь.

При таких параметрах платы отношение H:d составляет 1,6:0,15=10,7. А ведь для мелких переходных (0,20мм и менее) aspect ratio не должен быть более более 8:1 для выполнения качественной металлизации. Потому завод был вынужден увеличить диаметры переходных, что бы хоть как то гарантировать качество металлизации в них.

Вы получили на плэйновых слоях зазор от меди к сверлу 0,18мм: (0,56-0,2)/2. На самом деле, зазор еще меньше, потому, что нужно вычесть еще толщину металлизации, так как 0,20мм -это внутренний диаметр отверстия после металлизации.

Как по мне, то это очень непрактично - даже при условии, что рассовмещение слоев, отклонение сверла в сумме составит не более 0,10мм, оставшегося диэлектрического зазора (около 50мкм) будет достаточно только для прохождения электротеста и для пусконаладочных работ, наверное.

Не забывайте о CAF-эффекте, который характерен именно для мелких зазоров.

Я бы сказал, что Ваш дизайн некорректен ни для какого производства. И ФП, по сути, сделал все что мог, что бы обеспечить хоть какое то качество плат.

Вы могли бы получить платы на 100% отвечающие Вашим проектным нормам, но заведомо дефективные, поскольку Вы ни разу не учли при проектировании реальные технологические особенности изготовления плат.

 

Я обращаю внимание на эту проблему всех, кто сталкивается с дизайном мелких BGA-корпусов (шагом 0,80мм и менее) - очень аккуратно подходите к проектным нормам. Не всегда проектные нормы технологичны и не всегда производство может их корректно повторить без снижения качества плат.

ВСЕГДА консультируйтесь с заводом (не с менеджерами, а именно с технологами) по поводу технологичности дизайна, повторяемости и возможности обеспечения качества.