Здравствуйте, есть такая проблема. Есть буфер, с одной стороны у буфера идет 8-разрядная шина, с другой стороны - 32 разрядная. Внутри самого буфера есть 32-разрядный регистр, который принимает инфу с 8-разрядной шины, пишет это в 32 разрядный регистр, при заполнении регистра выставляет сигнал требования, и передает 32-разрядное слово на выход 32-разрдной шины.
Вопрос:как ПРАВИЛЬНО реализовать запись и контроль заполнения регистра?
Может,это не слишком трудный вопрос, но что-то у меня реализация какая-то неправильная.
Пишу на verilog'e.но тут вопрос скорее не в коде, а в логике построения кода
