Ttitan

Доброго Всем! Народ, подскажите, сталкивался кто-нибуть с проблемой применения буффера CASCADE для Cyclone2, который применяется для регистров сдвига и не только. Пытаюсь заставить квартус соединить два регистра цепью register chain. После компиляции я не увидел использования цепи ни в Chip planner ни в Resourse property editor. Пока результат отрицательный. Складывается мнение: в литературе есть, а на практике квартус для Циклона2 не реализовала трассировки цепей Register chain. За раннее благодарен!

Добрый день! Если мне не изменяет память, то есть такая команда в микроконтроллере как "Десятичная корекция". Алгоритм работы команды не помню, но достаточно простой и не сложный. Попробуйте покапать в этом направлении

Добрый день! Подскажите где можно прочитать по использованию сегментированной ОЗУ(AHDL), для детального представления и понимания. За раннее благодарен

Прошу извинения des00. Как говорится опыт не пропьёшь, а мне пришлось самому учиться, был человек на работе, грамотный у кого можно было мозги прокачивать, к сажелению уволился, теперь приходится самому грызть гранит науки. Буду пробывать. Спасибо

sazh, ты прав, в данном случае шина isa является не совсем полноценной, то есть контроллер шины является моей разработкой в которой данный сигнал не используется. IOCS16 формировали когда использовали покупной компьютер(Lippert). Повторюсь, чтение проверил с помощью таблицы инициализации. ViKo, смотрел 4-х канальным осциллографом 5Гигавыборок с полосой 1ГГц( счетчик адреса[0], дешифрированный строб записи в порт ), сказать что у меня были какие-то сомнения. На ПЛИС заведён клок 40МГц, пробывал тактировать от этого клока, формировать сигнал wren. wrclock, результат аналогичен. Моё предположение что-то с цепями адреса, такое впечатление адрес не защёлкивается по wrclock или он защёлкивается по сигналу wren

Нет проблем, вот проект XO779QZC1M8495O http://nukeuploads.com/download/1271227091...overka.zip.html Я думаю ты прав на 100%, вопрос только где ошибка. Вот стратегия проверки: 1. Записываю адреса в порт 10 значение 0, сначало младший потом старший; 2. Записываю данные последовательно 0x18 и 0 3. Записываю адреса в порт 11 значение 2, сначало младший потом старший; 4. Записываю данные массивом в следующей последовательности: 0, 0x7f, 0x11, 0x88, 0xaa, 0x55, 0x44, 0x44, 0x55, 0x55 Врядли связано с чтением(проверял с помощью таблицы инициализации) Вычитываю следующее: 0x18, 0, 0x11, 0x88, 0x11, 0x88, 0xaa, 0x55, 0x44, 0x44, 0x55, 0x55 Ошибкой является 2 и 3 байт должно быть 0, 0x7f. Моё предположение счетчик адреса, но хоть убей не пойму где

Привет Всем! Постараюсь объяснить проблему. Имею CycloneII EP2C5Q208, к нему подключена 51 кристалка(с8051f132) через параллельный 8-ми разрядный интерфейс и приближенную шину ISA, проект рисую в QuartusII9.0sp2. Пытаюсь сообразить канал передачи от с51 -> isa через 1Кбайт RAM M4K. Поскольку с51 - 8 разрядный а isa - 16 разрядная соответственно использую запись 8-мь разрядов, чтение 16-ть разрядов. Интерфейс с51-ПЛИС: 8 разрядов данные; 8 разрядов адрес; стробы чтения записи; Интерфейс ПЛИС - isa: 16 разрядов данные; 4 разрядов адрес; стробы чтения записи; Доступ к памяти в ПЛИС организовал следующим образом: в один порт записываю адрес в счетчик, который инкреминтирую по каждой записи байта, во второй порт записываю данные, доступ со стороны isa организавал как и для с51, порт для адреса и порт для данных. После проверки получил следующую картину: 1. Установил адрес и записываю масив данных всё отлично. Получилось очень быстро и я был счаслив и доволен :-)) 2. Но после того когда я начал приближаться к решению своей задачи, а она представляла собой запись разных масивов данных по разным адресам выяснилось не всё так хорошо. После записи двух байт с нулевого адреса, устанавливаю адрес = 2 записываю данные ноль, 0x7f и т.д. получаю вместо нуля еденицу, и как бы я не прыгал не выходит каменный цветок. Правда наблюдается ещё интересные факты: если записывать не во 2-й адрес а в 1 или 3, 4 всё прекрастно. Откровенно говоря большого опыта работы с Квартусом нет, поэтому прошу разъяснять чуть подробнее. За раннее благодарен за помощь и поддержку

Привет всем! После запуска Xserver монитор показывает, если верить монитору частота обновления 74Гц, а TFT вообще отказывается что либо отображать. Пробывал править xorg.conf. Мозгов нехватает. За ранее спасиб.

Люди кто-нибуть пробывал самостоятельно организовать стек? У меня такая проблема: отказывается принемать пакеты (сужу по сигналу прерывания) во время передачи пакета. Кто-нибуть сталкивался и как победил? Сам стек не был большой проблемой, тут явно что-то с железякой и его настройкой