Перейти к содержанию
    

Jurenja

Свой
  • Постов

    554
  • Зарегистрирован

  • Посещение

Сообщения, опубликованные Jurenja


  1. 45 минут назад, haker_fox сказал:

    Почему они тестируют его как диод (исток и сток замкнуты)? Как понять, какая будет утечка, когда Vds != 0? Только моделировать или измерять?

    Затвор изолирован от стока/истока и канала диэлектриком, диода там нет.
    Утечка от затвора м.б. и к стоку, и к истоку, и к области канала. Моделирование будет правильным только если модель полностью адекватна насчёт утечки затвора, но это вряд ли. Самое надёжное - измерять, причем в используемых режимах и в диапазоне температур.

    • Like 1
  2. 23 минуты назад, Yarra сказал:

    А не нужно указывать файлы сепцифичные для технологии? роде файла со списком слоев в OA?

    Список слоёв сконвертится при конвертировании так называемой технологической библиотеки. Нужно будет только вручную скопировать файл палитры display.drf.

    25 минут назад, Yarra сказал:

    Есть еще вопрос: был ли у вас опыт, когда конвертация производилась с ошибками? Я впервые столкнулся и не очень понимаю надо ли проверять, а если надо то как

    Серьезных ошибок не было. Самое распространённое это временные ошибки когда в сконвертированной библиотеке есть ссылки на ещё несконвертированные библиотеки (или их старые версии, в которых чего-то не хватает).

  3. 1 час назад, Yarra сказал:

    Кстати, а можете рассказать кfк он работает? Есть какие-то подводные камни?
    А то получили пдк от фабрики, а все цифровые библиотеки только в формате cdb.

    Если запустить утилиту без параметров, то она выдаст достаточно полный help про свои возможности.
    Обычно использую утилиту с такими параметрами (пример трансляции библиотеки с названием PRIMLIB.

    cdb2oa -cdslibpath cadence5_lib_location/cds.lib -lib PRIMLIB -oalibpath cadence6_lib_location/PRIMLIB -log run_cdb2oa.PRIMLIB.gui.log -ignorelocks -report -mapundefinedpingroups strong

    Предварительно нужно распаковать cdb библиотеки в каком-то месте и сделать там актуальный для них файл cds.lib, утилита его использует. cadence5_lib_location и cadence6_lib_location - пути для библиотек кэденса 5 и 6 соответственно.

    PS. Еще в кэденсе 6 есть gui для этого же, но этим не пользовался и ничего про это не знаю:

    image.thumb.png.c873dcf1d0abbeb31ac717fcd675649f.png

  4. 11 часов назад, decoder2 сказал:

    есть доработанный вариант с к.г. 0.000073%

    Это примерно -122.7 дБ.

    Расскажите как измеряете такие искажения на изготовленной аппаратуре?

    Вопрос не про моделирование.

  5. 34 минуты назад, dimka76 сказал:

    он должен равняться сопротивление параллельно соединенных R10 и R3

    По R3 входной ток ОУ не протекает - изолирован разделительным конденсатором.

    Поэтому учитываем только R10.

  6. Обычно что-то такое (туториалы итд) есть внутри дизайн китов от западных фабрик, причем это скорее перечень особенностей для правильного использования этих дизайн китов.
    Но дизайн микросхем это намного сложнее чем просто умение пользоваться кэденсом (редакторы схем, топологии итд; симуляторы...). Поэтому польза от туториалов в обучении дизайну микросхем очень сомнительная. А для изучения именно кэденса внутри его есть очень обширная документация.
    Если интересен именно дизайн микросхем, то нужно начинать с профильных книжек.
    имхо.

  7. В 20.06.2022 в 11:45, APEHDATOP сказал:

    меньше не получается, а нужна порядка 100 пс и меньше

    А какое значение параметра C? Если нужна максимально возможная частота, то эти конденсаторы нужно убрать: емкости затворов достаточно более чем.

  8. Вам нужно отрегулировать глубину отображения топологии, т.е. на сколько уровней вниз по иерархии нужно видеть топологию.
    На картинке показано где это в настройках.

    Спойлер

    image.thumb.png.312b0bfefbe9b0b011d8199bb00b2a43.png

     

    А "descend read" это совсем про другое.

  9. 20 часов назад, Ekaterina.griffon сказал:

    1. Во всех ли видах будет использоваться проволока? 

    Есть варианты, в которых проволоку не используют.
    Вот тут показано несколько вариантов, в качестве иллюстрации.

     

  10. Есть масса технологий, для какой-то из них такая модель будет правильной.
    Если вы будете проектировать что-то для какой-то определённой фабрики, то логично взять у неё эти модели.

    Ниже добавил модель, использованную в одном реальном проекте, который делали для одной китайской (континентальной) фабрики.
     

    *
    .MODEL tn_bc NMOS LEVEL=3
    +UO=546.1
    +VTO=-5.0
    +NFS=6e10
    +TOX=130.0e-10
    +NSUB=9.717e16
    +VMAX=95.39e3
    +RSH=1000
    +XJ=0.25e-6
    +LD=0.08e-6
    +DELTA=15.59e-3
    +THETA=54.48e-3
    +ETA=25e-3
    +KAPPA=177e-3
    +JS=20e-9
    +WD=-0.2e-6
    +CJ=499.5e-6
    +CJSW=2.336e-9
    +CGBO=7.76e-10
    +CGDO=4.32e-10
    +CGSO=4.32e-10
    +MJ=0.491
    +MJSW=0.059
    +PB=0.794
    +PBSW=0.755
    +FC=0.5

     

  11. 2 часа назад, _4afc_ сказал:

    в 80е

    Тогда топологию рисовали на аппаратах с названием "Кулон-1". Смотрели в монохромный запоминающий ЭЛТ с размером экрана 10х10 см. Информацию на изготовление шаблонов отдавали на магнитной ленте.

    ps. Фото "Кулон-1" есть на стр.12 (их там 2 шт.): https://www.computer-museum.ru/histussr/История развития и внедрения САПР ИЭТ в МЭП2.pdf

  12. 34 минуты назад, alexPec сказал:

    Честно говоря, думал мельче, 1-3мкм

    Это были примерно 80-ые, поэтому никак не 1 мкм.
    2.5...3 мкм более реалистично, но и 5 мкм вполне возможно.

  13. 02.03.2022 в 22:04, MementoMori сказал:

    в связи с последними событиями

    Вполне возможно, что исчезнут заказчики (а точнее - у них исчезнут деньги) по причине полного коллапса экономики. И проблема нехватки микросхем итд решится сама собой.

  14. 09.08.2021 в 01:08, topor_topor сказал:

    А я думал что вообще каждая микросхема проверяется на выходе производства...

    Так и есть, микросхема на выходе производства проверяется.

    Но на этапе производства каждый элемент внутри кристалла и каждая связь между этими элементами - не проверяется.

  15. 8 часов назад, topor_topor сказал:

    А как тогда суперкомпьютеры с тысячами процов работают?

    Перед сборкой суперкомпьютера каждый процессор (и любой другой блок) проверяется на работоспособность, неработающие отбраковываются.

  16. 29.07.2021 в 19:43, _alex__ сказал:

    есть ограничения на количество возможных связей?

    Теоретически, при идеальном качестве изготовления, такого ограничения нет.
    Но т.к. качество связей между элементами и качество самих этих элементов не идеально, то есть некоторая малая вероятность того, что связь будет работать неправильно, т.е. будет или разрыв связи, или закоротка на другие связи, или неработающий эленмент, или любые другие произвольные комбинации таких событий. В таком случае (применение резервирования не рассматриваем) вся система окажется неработоспособной. Вероятность отказа системы очень быстро растет с ростом количества элементов и связей между ними. Поэтому если захотеть изготавливать что-то суперсложное, то процент выхода быстро будет приближаться к нулю. Это приведет к резкому удорожанию изделий и уменьшению надежности тех образцов, которые случайно оказались исправными.

×
×
  • Создать...