Перейти к содержанию

    

maxl

Участник
  • Публикаций

    12
  • Зарегистрирован

  • Посещение

Репутация

0 Обычный
  1. В своих сумматорах с плавающей запятой в качестве сдвигателя использую мультиплексор(см. прикрепленный рисунок) На вход a[6..0] подается мантисса, а на вход d[3..0] – код, указывающий число разрядов, на которое осуществляется сдвиг.
  2. Вот ссылка на статью о реализации нейросред: http://www.module.ru/files/un_crit_an.pdf
  3. ЦитатаВопрос сложный. Вы уверены, что это нужно делать именно на программируемой логике? Тогда понадобятся числа real - а насчёт различных проблем с ними тут уже неоднократно упоминалось в соседних темах. Ведь есть же специализированные нейропроцессоры - кажется, НТЦ "Модуль" совместно с японцами занимался чем-то подобным (серия процессоров NM...) Для несведущих: Sigma=1.0/(exp(-a*x)+1.0) Следовательно, вам понадобятся, по меньшей мере, ДВА множитиля, ОДИН алу, и один очень хороший делитель. А ведь нейрон, я полагаю, наверняка не один... И ещё нельзя забывать и про входные веса и сумматор... А всё это - только лишь на одном слое.... И, плюс к этому, надо учитывать ведь ещё и то, какие у сигмоида должны быть зоны насыщения - для этого же Вам понадобятся просто бешеные, иного слова не подберу, разрядности! Вы уверены, что Ваша железка потянет всё это ? Так вот хочу и попробовать потянет ли StratixII и на какой частоте. Пробовал реализовывать сигмоиды, работающие с целыми числами в виде обычной ROM на встроенных блоках памяти. Т.е. в начале рассчитал точки графика а затем их и записал в файл инициализации памяти. Но при таком подходе приходится каждый раз рассчитывать точки, чтобы поменять сигмоиду. Вроде бы фирма Скан Иженеринг Телеком разработала нейроны с различными функциями активации и различного быстродействия…но в итернете не встречал.
  4. Падскажите пожалуйста как на языке проектирования (желательно AHDL или Verilog) описать функцию активации нейрона в виде сигмоиды
  5. Когда в квартусе пытаешся открыть закодированые IP ядра выскакивает окошко: Can’t open encrypted file (имя файла) – license file support for this file includes compilation support, but does not include viewing support. Судя из сообщения исходники закодированных ядер можно смотреть в Quartus, если есть лицензия. Есть ли генераторы лицензии, которые поддерживают эту функцию?
  6. Есть отсканированная книга Д.А. Комолов «Системы автоматизированного проектирования фирмы ALTERA MAX+PLUS II и QuartusII» пытался загрузить на форум как присоединенный файл…не получилось. На ftp залить не могу – пока не «свой»
  7. Интересует такой вопрос: возможно и если да, то как, добавлять свои ядра и параметризируемые компоненты в MegaWizard Plug-In Manager (QuartusII).
  8. Никакой программки писать не надо. В пакете MAX+Plus2 10.2 есть возможность конвертирования SOF в любой формат. Для этого запустите Programmer, затем в меню File выбрать Convert SRAM Object File. Появится окошко, там нажимаешь по кнопке Select Programming File, выбираешь SOF и нажимаешь Add. В списке File Format выбери тип выходного файла и нажимай ОК. Конвертированый файл будет в рабочем каталоге
  9. Цитата(gab @ May 5 2006, 20:16) Однако идеи витают в воздухе Тоже постепенно собираюсь реализовать его ядро на верилоге. При ближайшем рассмотрении его инструкции достаточно для создания аналога, благо инструкция сделана в "советском" стиле, т.е. всё описано. Насчёт интернета, думаю поможет поиск по слову SIMD. PS: Самое интересное для повторения будет плавающая разрядность операндов PPS: Могу помочь с верификацией, т.к. плата МЦ4.31 у меня имеется дома. Так вот заминка и вышла с плавающей разрядностью операндов Ну а до верификации еще далеко , но за предложение спасибо...буду иметь ввиду
  10. Занялся созданием ядра процессора NM6403 для ПЛИС Stratix Altera. Но вот непонятно как реализовать векторный сопроцессор. И вообще, поискал в Интернете ничего по векторным процессорам для ПЛИС не нашел. Может у кого есть?