desmond breezey 0 26 ноября, 2014 Опубликовано 26 ноября, 2014 · Жалоба Задача: разработать преобразователь двоичного код в код Хемминга. Число информационных бит: 4 Число проверочных бит: 3 Надо рассмотреть варианты на комбинационных схемах, в том числе на мультиплексорах и микросхемах запоминающих устройств. Мне вот последняя фраза непонятна, про микросхемы запоминающих устройств - что вообще надо почитать? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
kovigor 5 26 ноября, 2014 Опубликовано 26 ноября, 2014 · Жалоба Мне вот последняя фраза непонятна, про микросхемы запоминающих устройств - что вообще надо почитать? На микросхеме ПЗУ, например, можно построить (в меру ее возможностей) чуть ли не любую комбинационную схему (КС), в том числе и мультиплексор. Почитать о чем ? О реализации КС на БИС ЗУ ? Тогда почитайте Пухальского с Новосельцевой: http://www.twirpx.com/file/8777/ Или почитать о реализации кодеров/декодеров Хемминга ? Тогда, например, можно обратить внимание на Тутевича и Калабекова: http://lord-n.narod.ru/walla.html Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
stells 9 27 ноября, 2014 Опубликовано 27 ноября, 2014 · Жалоба что вообще надо почитать? если не ошибаюсь, у Титце-Шенка где-то ближе к концу этот вопрос популярно рассматривался Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_pv 53 27 ноября, 2014 Опубликовано 27 ноября, 2014 · Жалоба я так понимаю речь идёт про память с таблицей на 16 элементов из которой просто достаётся нужный код {0x00, 0x0E, 0x15, 0x1B, 0x23, 0x2D, 0x36, 0x38, 0x47, 0x49, 0x52, 0x5C, 0x64, 0x6A, 0x71, 0x7F} Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
desmond breezey 0 27 ноября, 2014 Опубликовано 27 ноября, 2014 · Жалоба Что-то я не совсем понимаю... Вот получил я таблицу из 7 строк и 16 столбцов, как меняются проверочные биты с изменением информационных. А что дальше с ней делать? Я погуглил, нашел, что для реализации такого чуда на мультиплексорах требуется 7 мультиплексоров по 16 входов каждый. Вообще, как я прочитал, мультиплексор позволяет реализовать любую логическую функцию в СДНФ. Как я понимаю, по 2 мультиплексора используется для вычисления одного проверочного бита, и еще один для формирования выходного слова. То есть, если, например, проверочный бит K контролирует входные биты m0,m2,m3, то на первом мультиплексоре делаем сложение по модулю 2 m0+m2=m ( условное обозначение ), а на втором m + m3, да? Исходя из этого, можно наверно как-то получить таблицу истинности всего того,что делаем, и "зашить" её в микросхему памяти, да? И еще - мультиплексор 16 в 1 по идее же нужен только для формирования выходного слова, а для операций сложению по модулю 2 можно обойтись куда меньшим количеством входов, нет? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
MrYuran 16 27 ноября, 2014 Опубликовано 27 ноября, 2014 · Жалоба я так понимаю речь идёт про память с таблицей на 16 элементов из которой просто достаётся нужный код {0x00, 0x0E, 0x15, 0x1B, 0x23, 0x2D, 0x36, 0x38, 0x47, 0x49, 0x52, 0x5C, 0x64, 0x6A, 0x71, 0x7F} Почему 16? А промежуточные слова? Некоторые можно исправить, на остальные выдать ошибку на оставшийся разряд То есть, все 256 комбинаций А, или только кодер нужен? Тогда да, все намного проще Я погуглил, нашел, что для реализации такого чуда на мультиплексорах требуется 7 мультиплексоров по 16 входов каждый. Зачем 7, ведь нужно всего три дополнительных разряда организовать. То есть, достаточно трех - каждый на свой разряд Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
desmond breezey 0 27 ноября, 2014 Опубликовано 27 ноября, 2014 · Жалоба Зачем 7, ведь нужно всего три дополнительных разряда организовать. То есть, достаточно трех - каждый на свой разряд То есть, это будет структура из входного 4х разрядного регистра, 3 мультиплексора и 7ми разрядный выходной регистр? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
desmond breezey 0 27 ноября, 2014 Опубликовано 27 ноября, 2014 · Жалоба Например, такая таблица истинности для вычисления первого проверочного бита. Для реализации лог. функции нужен мультиплексор 8 в 1. Например, К155КП7 http://chiplist.ru/chips/K155KP7/ То есть, на информационных входах надо просто установить значения К0 из таблицы истинности и снимать значения с неинвертирующего выхода? Короче, правильно ли я представляю себе конечную схему? М - мультеплексоры, с ними работает как я писал выше. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
desmond breezey 0 28 ноября, 2014 Опубликовано 28 ноября, 2014 · Жалоба И да,стоит наверно уточнить касательно схемы - адресные входы мультиплексоров соединены с соот. разрядами входного регистра. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Maverick_ 15 2 декабря, 2014 Опубликовано 2 декабря, 2014 · Жалоба И да,стоит наверно уточнить касательно схемы - адресные входы мультиплексоров соединены с соот. разрядами входного регистра. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
desmond breezey 0 2 декабря, 2014 Опубликовано 2 декабря, 2014 · Жалоба Дык я тоже самое нарисовал, правда криво и с мультиплексорами, там все равно функциональная схема такая же. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться