[iiv 19]

В проекте планируется иметь один АЦП подключенный к основной ФПГА. Но это отдельная тема.

 

В проекте также есть несколько блоков имеющих выход из чипа через SPI, но это не проблема.

 

А также, есть один блок, скажем блок формирования изображения, который берет результаты работы всего алгоритма которые записаны в память БРАМ, и превращает их в изображение, которое в свою очередь подается на контроллер ЖК или чего еще пока не решено.

т.е. в память БРАМ алгоритмом после завершения его работы пишется матрица размером 1024 х 1024, строка за строкой; каждая строка 1024 элемента; каждый элемент матрицы 32-битное число.

 

Ну тогда мне придется передавать из чипа только эту матрицу данных на другой чип, в котором будет реализован блок формирования изображения ну и контроллер дисплея, или на внешнее устройство записи итд..

 

решал очень похожую задачу, правда у меня 4 АЦПшника в плиску было воткнуто. Тоже надо было что-то большое на 1МБ апдейтить, а потом примерно со скоростью 20-50 кадров в секунду отрисовывать. Обошелся SRAMом, оказалось проще. Первый блок программы туда все это пишет, а второй оттуда все формирует и читает. Может Ваш алгоритм тоже сможет так расположиться?