[musa 14]

в смысле с помощью мной же написанной тулзы.

 

Что за тулза. Мы тоже хотим. Но как вы решаете проблему корректной передачи в Спекктру. Стандартные трансляторы достаточно примитивные и не все передают

[FluktuacyaVaccuma 0]

Что значит дофига? Там всего два исполняемых файла: один для 32 разрядной винды, другой для 64 разрядной.

Спасибо! Заработала! :yeah:

Хотя ранее я уже пробовал ставить этот Microsoft Visual C++ Redistributable Package.

Скаченный с рутрекера.

Не помогло.

А вот с тем, ссылку на который дали Вы, всё проканало и Allegro+PCB+Router(бывш.Specctra) v16.6 у меня наормально запустился не выбрасывая эксцэпшн

[FluktuacyaVaccuma 0]

Народ! Ещё вопрос по пикаду. Как сохранить относительный порядок реф дезов прикопировании.

Всё перепробовал.

И просто капи, и капи матрикс, и пастэ цыркуит. Ничего не помогает.

Всё равно контакты реле получают другой реф дез. Отличный от рефдеза катушки

 

Т.е. при копировании получается уже что в копии схемного узла контакты принадлежат другом реле, а не тому, что в углу узла

[FluktuacyaVaccuma 0]

Никто не знает штоли?

Ну, короче, как сделать, чтобы при клонировании схемного узла, состоящего их нескольких компонентов, нарисованных распределенным способом (т.е. разбитого на гейты), не терялась привязка гейтов к соответствующему компоненту. Т.е. чтобы в узле сохранялся относительный порядок реф дезов.

 

Типа, гейт в левом верхнем углу имеет рефдез на 3 больший чем гейт в середине узла и равный рефдезу гейта справ в середине

Изменено 16 ноября, 2014 пользователем Флюктуация ваккума

[musa 14]

Типа, гейт в левом верхнем углу имеет рефдез на 3 больший чем гейт в середине узла....

 

А чуть конкретнее можно? А то каша какая то. А еще лучше и проект показать, а то гадать не хочется. Самое простое это копировать с нажатой клавишей Ctrl. Далее Circuit - Сверху галки нужно снять а с боку поставить все. Все остальное не подходит. Гейты в микросхемах всеравно придется править в ручную.

[FluktuacyaVaccuma 0]

Куда уж конкретней. Хочу создать несколько клонов куска схемы (схемного узла). В узле компоненты нарисованы распределнным способом. Т.е. один компонент представлен несколькими пространственно находящимися в разных частях узла гейтами. При этом имеем, что гейты данного компонента пространственно расположены в определенных точках узла. Или, другими словами, между числовыми частями RefDes-ов гейтов в узле есть определенные соотношения (пример я приводил выше).

 

При копировании RefDes-ы, естественно, меняются.

 

Но мне нужно чтобы не смотря на изменения числовых частей RefDes-ов в клоне узла по сравнению с исходным узлом между числовыми частями сохранялись определнные соотношения.

 

Т.е., (приведу ещё пример), если в исходном узле гейты в левом углу и в центре относились к одному компоненту и числовое значение рефдеза центрального гейта было на 2 больше углового, то и в клоне узла чтобы сохранялось такое же соотношение.

 

Т.е. чтобы пространственный порядок расположения гейтов не ЛОМАЛСЯ при клонировании узла

 

 

[Uree 1]

Аллегро, Экспедишн - Module Reuse, Альтиум - многоканальный дизайн. ПКАД - все вручную.

 

ЗЫ Хотя не знаю, как Вы делаете, но Copy Circuit работало в этом плане как надо. Почему у Вас не получается - не знаю, у меня когда-то получалось.

[AlexMad 0]

ЗЫ Хотя не знаю, как Вы делаете, но Copy Circuit работало в этом плане как надо. Почему у Вас не получается - не знаю, у меня когда-то получалось.

Ради интереса проверил, Copy Circuit работает именно так, как нужно вопрошающему, порядок гейтов не ломается.

[FluktuacyaVaccuma 0]

Ради интереса проверил, Copy Circuit работает именно так, как нужно вопрошающему, порядок гейтов не ломается.

Во-первых, не кАпи цыркУит, а пАстэ цыркУит.

А во-вторых, при этом гейты нумеруются по правилу слева направо, сверху вниз.

 

Если они в Вашем исходном узле они так были пронумерованы, то всё ОК. А если там нумерация в пространстве была другая, то в узле-клоне ломается порядок

--------------------------------------------------------------

И ещё вопрос. Как с помощью DRC АВТОМАТОМ убедиться, что между RefDes-ами в слое TopSilk и дорожками в слое Top есть необходимый зазор.

 

А?

 

Весь хэлп перерыл - ничего не нашёл.

 

Единственный вариант временно компировать RefDes-ы на Top, проверить зазоры, а потом обратно переносить их на TopSilk?

Так?

Изменено 20 ноября, 2014 пользователем Флюктуация ваккума

[FluktuacyaVaccuma 0]

Чо не хлэпаем-та? :mad:

[Dr.Alex 0]

Чо не хлэпаем-та? :mad:

 

Здорова, док. Не знают, что такое "ваккум". Поэтому и не хлэпают.. :-р

[FluktuacyaVaccuma 0]

Вы по тему что скажете?

[Dr.Alex 0]

Тебе уже сказали:: обычный Copy и затем Paste Circuit работает как тебе надо. Иначе это может значить шта твой "распределённый" компонент сделан неправильно.

 

По поводу силка:: у тебя что, маски нету?? :-))))) А шёлк при этом есть?? :-))))))

 

Если маска всё-таки есть, то контролировать нужно зазор только между шёлком и падами (а не проводами)..

Это делается констрейном SilkscreenClearance.

 

А вообще, бросай всё это, док. Не твоё это. Компилятор-то так и не дописан.. :-р

[manamanaxx 0]

Загляни в личку

 

 

А можно и мне помочь. У меня win 7 64, PCAD 2006, keygen Situs'a не запускается - ошибка - нет MCF71.DLL.