[bahych 0]

Уважаемые форумчане! Занимаюсь вопросом повышения отказоустойчивости комбинационных схем на ПЛИС. В связи с этим возникла задача докопаться до внутренностей ПЛИС. Хотелось бы понять как внутри устроена и на чем реализуется среднестатистическая таблица преобразования ячейки ПЛИС, например, фирмы Altera. Никакой такой информации в сети не нашел, может быть плохо искал. Буду очень рад любой информации и помощи по этой теме, желательно со ссылками на источники.

Заранее большое спасибо!!!

[Beby 4]

LUT (Look Up Table) в FPGA обычно реализуется на базе статического ОЗУ.

Например, LUT4 - это статическая память с 4 битами адреса и одним битом данных. Обычно LUT заполняется значениями во время конфигурации ПЛИС, но в ряде случаев производители ПЛИС позволяют полноценно использовать LUT - как ОЗУ; у Xilinx это зовётся «Distributed Memory».

 

[bahych 0]

А если копнуть глубже? Какой базис используется для синтеза статического ОЗУ? Стандартные логические вентили 2И-НЕ или 2ИЛИ-НЕ?

[des00 25]

А если копнуть глубже? Какой базис используется для синтеза статического ОЗУ? Стандартные логические вентили 2И-НЕ или 2ИЛИ-НЕ?

стандартные регистры + мультиплексоры.

[Builder 1]

А если копнуть глубже? Какой базис используется для синтеза статического ОЗУ? Стандартные логические вентили 2И-НЕ или 2ИЛИ-НЕ?

Возможно, но точно Вам никто не скажет, как именно у них сделано.

 

[Beby 4]

А если копнуть глубже?

Как писал уважаемый des00: на стандартных регистрах вместе со стандартными мультиплексорами. И таким образом практически вся FPGA: кроме этих 2 макроэлементов там практически больше ничего нет, за исключением глубоко оптимизированных (на транзисторном уровне) аппаратных блоков (систем тактирования (ФАПЧ), гигабитных приёмопередатчиков, системы контроля состояния ПЛИС и им подобных).

 

Если копнуть глубже, то эти основные макроэлементы оптимизируются при активном участии инженеров того завода, на котором будет производиться конкретный кристалл. И используются те схемотехнические приёмы, которые лучше получаются на этом заводе - поэтому разные семейства (подсемейства) производятся на разных заводах.

 

Если копнуть еще глубже, то это всё строится на тех КМОП транзисторах, которые удобнее выращивать конкретному заводу. Из тех материалов, которые минимизируют затраты этого завода.

 

Какой базис используется для синтеза статического ОЗУ? Стандартные логические вентили 2И-НЕ или 2ИЛИ-НЕ?

А это что-либо меняет ?

[dvladim 0]

А если копнуть глубже? Какой базис используется для синтеза статического ОЗУ? Стандартные логические вентили 2И-НЕ или 2ИЛИ-НЕ?

Скорее всего шести-транзисторные ячейки статического ОЗУ и несколько каскадов мультиплексоров на проходных транзисторах.

Если хотите конкретнее - ищите патенты.

[Beby 4]

Скорее всего шести-транзисторные ячейки статического ОЗУ и ...

Внесу маленькую поправочку: для современных Xilinx FPGA не "скорее всего", а точно.

Современных не радиационно-стойкие Xilinx FPGA имеют 6-транзисторные ячейки статического ОЗУ, а радиационно-стойки используют хитрую технологию дублирования транзисторов для повышения стойкости к ионизирующим излучениям (при этом, суть построения ячейки - не меняется).

[dvladim 0]

Внесу маленькую поправочку: для современных Xilinx FPGA не "скорее всего", а точно.

Современных не радиационно-стойкие Xilinx FPGA имеют 6-транзисторные ячейки статического ОЗУ, а радиационно-стойки используют хитрую технологию дублирования транзисторов для повышения стойкости к ионизирующим излучениям (при этом, суть построения ячейки - не меняется).

Ну и я внесу поправочку: дублирование транзисторов (DICE, TMR) добавляет стойкости не к ионизирующим излучениям, а к тяжелым заряженным частицам.