[irum4 0]

Это не шутка.

Есть Виртекс к которому подключена SDRAM. Для уменьшения потребления питания в некоторые моменты SDRAM переводится в режим саморегенерации, а у Виртекса отключается все питание.

Как SDRAM будет интерпретировать выходы Виртекса с выключенным питанием: как лог 0 или как Z-состояние или как-то еще. И не чревато ли это для хранения информации

[v_mirgorodsky 0]

Надо на некоторые сигналы поставить резисторы, подтягивающие к неактивному уровню, иначе проблем не избежать, особенно, если клок подается не с Virtex'а, а с внешнего генератора. К важным пинам относятся CS и CKE, если имеется в виду SDR SDRAM. Еще могут быть проблемы в момент выключения чипа.

[irum4 0]

Клок и все остальные сигналы подаются с Виртекса. При включении как раз проблем пока не наблюдается. Но вот откуда возник вопрос. Когда Виртекс стоял в режиме serial master (M0M1M2 = 001), то при выключении питания на всех выходах Виртекса проскакивала спдающая 1, которая сваливала память с режима self refresh. Когда перевел виртекс в М0М1М2 = 000, то все стало в норму, однако боязнь за висячие выходы Виртекса есть. И резисторы надо все таки вешать только на СКЕ - в режиме self refresh он должен быть в 0.

[yornik 0]

При выключении питания сброс конфигурации Виртексу формируется каким-нить супервизором? Или тактовая отключается? Или все дохнет, как придется?

[irum4 0]

При выключении питания сброс конфигурации Виртексу формируется каким-нить супервизором? Или тактовая отключается? Или все дохнет, как придется?

:blink: Не понял фразы сброс конфигурации Виртексу формируется каким-нить супервизором. Никогда такого не использовал или я что-то не понял. А выключается все залпом. Т.е есть питание 5В из которого формируются 2,5В и 3,3В для Виртекса и отдельно есть питание 3,3в для питания SDRAM. Так вот отключается 5В питание, одновременно пропадает и тактовая (предыдущая схема также обесточивается), а остается только 3,3В для SDRAM.