sergeeff 1 9 ноября, 2005 Опубликовано 9 ноября, 2005 · Жалоба Коллеги! Так все нахваливают возможности FPGA! Как в ней сгенерить некоторый контроллер (или устройство), которое может общаться с микропроцессором - более-менее понятно. Но тут появились некоторые продукты, переводящие код С-функции в ее VHDL аналог. Ну вот это-то и непонятно. Как-же это в реальной связке MC+FPGA использовать. Может кто владеет некоторой информацией по этому вопросу? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
id_gene 0 9 ноября, 2005 Опубликовано 9 ноября, 2005 · Жалоба Если вы про синтез С-кодов, то в результате вы получаете аппаратное исполнение вашего алгоритма, написанного на С. Хотите - исполняйте ваши программы процессором, хотите - в ПЛИС. МС в этом смысле, вроде, и не причем. В реальной связке - каждому свое. Что вас смущает конкретно? Есть еще конфигурирование процессора под конкретные с-коды, например Tensilica Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
sergeeff 1 9 ноября, 2005 Опубликовано 9 ноября, 2005 · Жалоба Непонятно следующее. Есть процессор. У него память. На шину данных можно посадить FPGA. Для процессора пишем программку, где есть, что-нибудь вроде: int fun1(int *a, int *B) { return (*a + *B); } Ну и как выглядит идеология совместной работы процессора и FPGA, если эту функцию реализовать аппаратно? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
KA_ru 0 9 ноября, 2005 Опубликовано 9 ноября, 2005 · Жалоба видно вы хотите чтоб FPGA & CPU между собой сами договорились. :) а выгладит это может так "а и б " память in FPGA "Return" ячейка результат in FPGA. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
sergeeff 1 9 ноября, 2005 Опубликовано 9 ноября, 2005 · Жалоба Это "классическая" проблема - передача параметров по значению и по ссылке. Получается, что с самого начала накладывается ограничение и могут (реально) передаваться только параметры по значению (в самом деле, не копиравать же по-байтно структуры и массивы в FPGA и обратно. Это "съест" весь выигрышь во времени)? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
=AK= 12 9 ноября, 2005 Опубликовано 9 ноября, 2005 · Жалоба Это "классическая" проблема - передача параметров по значению и по ссылке. Получается, что с самого начала накладывается ограничение и могут (реально) передаваться только параметры по значению B FPGA можно пеpeдавать параметры и как значения, и как ссылки. Однако в последнем случае значения должны быть ему доступны, например, через двухпортовую память или ПДП, чтобы он мог их взять сам. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
dsmv 0 11 ноября, 2005 Опубликовано 11 ноября, 2005 · Жалоба Может я конечно не совсем понял тему. Но: описание схема на языке Си всё равно остаётся описанием схемы, а не описанием алгоритма программы. Так же, как и для языков VHDL, Verilog есть понятие синтезируемого подмножества языка. И если описание выходит за эти рамки - в ПЛИС это запихнуть не удасться. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться