abarsky111 0 3 ноября, 2005 Опубликовано 3 ноября, 2005 · Жалоба Привет всем! Как перевести на русский timing closure? - временное блокирование, временное замыкание, временное равновесие - или ещё как? Спасибо всем за отзывы! Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
FPGA 0 3 ноября, 2005 Опубликовано 3 ноября, 2005 · Жалоба Привет всем! Как перевести на русский timing closure? - временное блокирование, временное замыкание, временное равновесие - или ещё как? Спасибо всем за отзывы! <{POST_SNAPBACK}> Переводится только в общем контексте. Как минимум, нужна полная фраза. Лучше - абзац. И обязательно надо знать, о какой области техники идет речь. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
abarsky111 0 3 ноября, 2005 Опубликовано 3 ноября, 2005 · Жалоба Привет всем! Как перевести на русский timing closure? - временное блокирование, временное замыкание, временное равновесие - или ещё как? Спасибо всем за отзывы! <{POST_SNAPBACK}> Переводится только в общем контексте. Как минимум, нужна полная фраза. Лучше - абзац. И обязательно надо знать, о какой области техники идет речь. <{POST_SNAPBACK}> Речь идёт об устройствах FPGA, перевожу описание для начинающих с английского на русских. Остановился на "временном равновесии", другого ничего в голову не пришло. Встречаются вот такие выражения: The term timing closure refers to analyzing a design or architecture to detect and correct any problematic timing paths. ... Not only does this stretch out the design and timing closure process, but it also... ... ...before you get to achieve timing closure on your design. Насколько я понял из описания, этот процесс подразумевает манипулирование внутренностями устройства с тем чтобы оно (устройство FPGA) соответствовало заданным временным ограничениям? Заранее спасибо всем за помощь! Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Chupakabra 0 3 ноября, 2005 Опубликовано 3 ноября, 2005 · Жалоба На пример, ограничение по быстродействию, накладываемое на будущее проектируемое устройство периодом (частотой) обрабатываемого сигнала. Т.е. сначала задаемся показателями качества, а потом проектируем :) Хотя, скорее всего имеется ввиду некая процедура, выявляющая и помогающая устранять узкие места "по быстродействию" в системе, или затрагивающая вопросы синхронизации. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
FPGA 0 3 ноября, 2005 Опубликовано 3 ноября, 2005 · Жалоба Остановился на "временном равновесии", другого ничего в голову не пришло. <{POST_SNAPBACK}> Я бы сказал "временнОе соответствие" или "процесс обеспечения заданных временнЫх параметров", поскольку ...этот процесс подразумевает манипулирование внутренностями устройства с тем чтобы оно (устройство FPGA) соответствовало заданным временным ограничениям...<{POST_SNAPBACK}> Вы абсолютно правильно это поняли. А вообще, хорошее дело затеяли. Удачи! :) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
FPGA 0 3 ноября, 2005 Опубликовано 3 ноября, 2005 (изменено) · Жалоба Хотя, скорее всего имеется ввиду некая процедура, выявляющая и помогающая устранять узкие места "по быстродействию" в системе, или затрагивающая вопросы синхронизации. <{POST_SNAPBACK}> ИМХО, не совсем так, поскольку по большому счету это ИНТЕРАКТИВНЫЙ процесс по принципу "система + пользователь", а не "система ВМЕСТО пользователя". Изменено 3 ноября, 2005 пользователем FPGA Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
abarsky111 0 7 ноября, 2005 Опубликовано 7 ноября, 2005 · Жалоба Остановился на "временном соответсвии", большое спасибо всем участвующим в обсуждении. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться