nmurzin 0 21 апреля, 2011 Опубликовано 21 апреля, 2011 · Жалоба Здравствуйте. Если запускать моделирование из квартуса, то есть два варианта: - RTL - Gate level C RTL все понятно, модел сим перекомпилирует мои VHDL файлы и ни чего не урезая и не оптимизируя показывает логику без учета каких либо временных параметров. А что такое Gate level ? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
vadimuzzz 0 21 апреля, 2011 Опубликовано 21 апреля, 2011 · Жалоба А что такое Gate level ? с учетом задержек в кристалле Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
nmurzin 0 22 апреля, 2011 Опубликовано 22 апреля, 2011 · Жалоба То есть оно учитывает где расположил элементы трасировщик ? Или просто добовляет заранее где-то заданные поправки ? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
SuperFly 0 22 апреля, 2011 Опубликовано 22 апреля, 2011 · Жалоба RTL-симуляция - это моделирование работы схемы на поведенческом (логическом) уровне, согласно HDL-описанию без привязки к какой-либо технологической библиотеки. Gate-level - симуляция - это моделирование работы уже синтезированной схемы (реализованной на элементах технологической библиотеки). Gate-level - симуляция может быть двух видов: post-map и post-route; Post-Map учитывает только внутренние задержки переключения элементов и не учитывает дополнительные задержки при трассировке соединений элементов; Post-route учитывает как задежрки на самих элементах, так и задежки их соединений. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
nmurzin 0 22 апреля, 2011 Опубликовано 22 апреля, 2011 (изменено) · Жалоба Когда я хочу начать Gate Level симуляцию Model Sim Altera предлагает мне 4 варианта: - Simulate - Simulate without optimization - Simulate with full optimization - Simulate with coverage Чем они друг от друга отличаются ? Я пользуюсь Quartus9.1 и Altera Model Sim подскажите последовательность действий, чтобы произвести post-route симуляцию. Изменено 22 апреля, 2011 пользователем nmurzin Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
bogaev_roman 0 22 апреля, 2011 Опубликовано 22 апреля, 2011 · Жалоба Я пользуюсь Quartus9.1 и Altera Model Sim подскажите последовательность действий, чтобы произвести post-route симуляцию. Читайте мануал по альтере, здесь проблемы обсуждались на gate level http://electronix.ru/forum/index.php?showtopic=80467&hl - Simulate without optimization - запуск без оптимизации - Simulate with full optimization - запуск с оптимизацией Моделсим пытаеся Ваше описание преобразовать и упростить для ускорения моделирования, некоторые конструкции может вообще выкинуть. За счет оптимизации увеличивается скорость моделирования (но и требуется время на саму оптимизацию), но некоторые сигналы в результате оптимизации либо исчезают, либо переименовываются. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
StewartLittle 45 22 апреля, 2011 Опубликовано 22 апреля, 2011 · Жалоба - Simulate with coverage Симуляция с анализом покрытия проекта Вашим тестом. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться