[nmurzin 0]

Здравствуйте.

 

Если запускать моделирование из квартуса, то есть два варианта:

- RTL

- Gate level

 

C RTL все понятно, модел сим перекомпилирует мои VHDL файлы

и ни чего не урезая и не оптимизируя показывает логику без учета каких либо временных параметров.

 

А что такое Gate level ?

[vadimuzzz 0]

А что такое Gate level ?

с учетом задержек в кристалле

[nmurzin 0]

То есть оно учитывает где расположил элементы трасировщик ?

Или просто добовляет заранее где-то заданные поправки ?

[SuperFly 0]

RTL-симуляция - это моделирование работы схемы на поведенческом (логическом) уровне, согласно HDL-описанию без привязки к какой-либо технологической библиотеки. Gate-level - симуляция - это моделирование работы уже синтезированной схемы (реализованной на элементах технологической библиотеки). Gate-level - симуляция может быть двух видов: post-map и post-route; Post-Map учитывает только внутренние задержки переключения элементов и не учитывает дополнительные задержки при трассировке соединений элементов; Post-route учитывает как задежрки на самих элементах, так и задежки их соединений.

[nmurzin 0]

Когда я хочу начать Gate Level симуляцию Model Sim Altera предлагает мне 4 варианта:

 

- Simulate

- Simulate without optimization

- Simulate with full optimization

- Simulate with coverage

 

Чем они друг от друга отличаются ?

 

Я пользуюсь Quartus9.1 и Altera Model Sim

подскажите последовательность действий,

чтобы произвести post-route симуляцию.

 

Изменено 22 апреля, 2011 пользователем nmurzin

[bogaev_roman 0]

Я пользуюсь Quartus9.1 и Altera Model Sim

подскажите последовательность действий,

чтобы произвести post-route симуляцию.

Читайте мануал по альтере, здесь проблемы обсуждались на gate level http://electronix.ru/forum/index.php?showtopic=80467&hl

- Simulate without optimization - запуск без оптимизации

- Simulate with full optimization - запуск с оптимизацией

Моделсим пытаеся Ваше описание преобразовать и упростить для ускорения моделирования, некоторые конструкции может вообще выкинуть. За счет оптимизации увеличивается скорость моделирования (но и требуется время на саму оптимизацию), но некоторые сигналы в результате оптимизации либо исчезают, либо переименовываются.

[StewartLittle 45]

- Simulate with coverage

Симуляция с анализом покрытия проекта Вашим тестом.