[Qwertty 0]

Или мне попробовать и доложиться?

Чем кончились эксперименты? Сейчас посетила та же мысль, покопался в поиске - нашел эту ветку. Но результат не озвучен. Итого - работает али нет?

[aaarrr 69]

Если интересно, случайно наткнулся на атмеловский ответ. Нельзя, ибо джиттер.

Подозреваю, что и здесь картина не сильно лучше.

[Rst7 5]

Чем кончились эксперименты?

 

Они пока не начались.

 

Подозреваю, что и здесь картина не сильно лучше.

 

Ну на LPC2364 было явно лучше заявленных Atmel'ом 5%. Я на осциллографе никакого дрожания не видел.

[Qwertty 0]

Ну так и 5% вроде не совсем приговор. Например у cp2201 требования к кварцу +-50ppm и Duty Cycle от 45 до 55%.

Для LAN8700 вообще +-10% на коэффицент заполнения.

[aaarrr 69]

Для помянутого LAN8700: CLKIN Jitter MAX 150 psec p-p

[Rst7 5]

В общем, докладываю первые результаты. Линк есть, пакетики принимаются. Подробности поведения при высокой загрузке (много больших пакетов) - это завтра/послезавтра, когда TCP-стек подниму.

[AltemirX 0]

В общем, докладываю первые результаты. Линк есть, пакетики принимаются. Подробности поведения при высокой загрузке (много больших пакетов) - это завтра/послезавтра, когда TCP-стек подниму.

Интересно, каковы результаты на больших пакетах и большой загрузке? И ещё вопрос - какая скорость потока номинальная получена? А пиковая?

 

[Rst7 5]

Интересно, каковы результаты на больших пакетах и большой загрузке?

 

Все работает, замечаний нет.

 

И ещё вопрос - какая скорость потока номинальная получена? А пиковая?

 

Ну это от стека зависит. У меня TCP обеспечивает стопроцентную утилизацию 100М. Если покопаетесь - я свой стек выкладывал в этом разделе форума.

[VslavX 0]

Сегодня почитывал errata на STM32F217, там есть такой любопытный пункт:

 

MCO PLL clock pins not compatible with Ethernet IEEE802.3 long term jitter specifications

Description

When the clock source output by the microcontroller on the MCO pin is issued from the PLL, the MCO pin cannot be used to deliver a 50 MHz RMII clock input or a 25 MHz MII clock input to the ethernet PHY compliant with the long term jitter maximum value for 1.4 ns specified in the IEEE802.3 standard.

This limitation applies both to MCO1 and MCO2 pins and PLLs.

Workaround

● In MII mode

Use a 25 MHz external crystal to generate the HSE clock and output the clock signal on the MCO pin to clock the PHY

● In RMII mode

Either use an external 50 MHz oscillator to clock the PHY or select a PHY with an internal PLL that is able to generate the 50 MHz RMII clock.

STM32 это, конечно, не LPC17, но примечание, ИМХО, интересное.

 

 

[AltemirX 0]

STM32 это, конечно, не LPC17, но примечание, ИМХО, интересное.

Спасибо за информацию. А теперь вопрос к форумчанам: у кого есть возможность измерить джиттер на выходе LPC17xx? Я смогу только через пару месяцев, когда появится соответствующий инструмент

[SII 0]

Помнится, в целом ряде плат "Стартеркит" примерно так и поступил, в результате Ethernet то работал, то не работал... Ну а в даташите на PHY было английским по белому написано: тактировать только от кварца, а не от внешнего генератора. Правда, голову на отсечение не дам, давно смотрел, но... В общем, надо внимательно изучать документацию на используемые микросхемы, прежде чем пытаться упростить/сэкономить.

[AltemirX 0]

Посмотрел даташит на LAN8720a. Параметр "CLKIN Jitter (max)" равен 150 psec p-p (not RMS). Осталось определить характеристики выходного клока с LPC17xx при 12МГц кварце, чтобы добить тему