[Victor 0]

Кое где Xilinx пишет, о том, что при использовании кристаллов с LUT6, можно получить Performance Advantages в виде компрессии сумматора трех переменных (документы типа Xilinx WP309 Targeting and Retargeting Guide for Spartan-6 FPGAs, ключевое слово ternary). В других приличных документах (xst.pdf, XST user guide) такая конструкция не встречается, и синтезатор не сжимает трехвходовый сумматор описанный как

assign result = a + b + c;

в один LUT6, (a,b,c - однобитные, result - 2 бита). Вместо этого получаются два сумматора на 2-х LUT2.

Внимание, вопрос:

Может быть у кого-то получилось написать так, чтобы xst самостоятельно сжал сумматор? Подскажите, пожалуйста, как :)

 

З.Ы. Описать примитивами или логической функцией не предлагайте, понятно, что так можно. Хочется именно inference.

[jojo 0]

Вроде получается, в LUT6 упакованы LUT3 и LUT4.

Virtex-6 с настройками проекта по умолчанию.

[vugluskr 0]

Вроде получается, в LUT6 упакованы LUT3 и LUT4.

Virtex-6 с настройками проекта по умолчанию.

 

а как вы код вывели над лутами?

[jojo 0]

Увы, редактором paintbrush :)

 

[Victor 0]

Это как-то много, давайте всё-таки однобитные попробуем :) у меня упорно получается 2 лута :(

[jojo 0]

В ISE 12.4 для Virtex-6 и Spartan6 получается LUT с двумя выходами.

Настройки по умолчанию, констрейнов нет.

 

А у вас какая версия и какие настройки?

[Victor 0]

Пытался в 10.4, 12.3... может в 12.4 поправили что-то... попробую завтра :)