[Мур 1]

Сделал важное открытие для себя с ISE как раз касательно времянок.

Просто в Кактусе считалось библиотечные примитивы работают всегда быстрее структур определяемых на HDL.

В ISE всё наоборот!

Мой комплексный проект (80% на НDL!) удалось поднять по скорости в 2 раза (с 68МГц до 120МГц) только за счёт того, что переписал блоки из библиотечных примитивов на чистый VHDL.

Вот так говорит практика...

Может кому время разработки сокращу(особенно кактусникам!)...

[Leka 0]

Надо еще учитывать, что "а=б+с" и "а=с+б" (утрированно) могут давать разный результат синтеза, на мелких примерах можно выявить подобные особенности синтезаторов.

[DmitryR 0]

Мой комплексный проект (80% на НDL!) удалось поднять по скорости в 2 раза (с 68МГц до 120МГц) только за счёт того, что переписал блоки из библиотечных примитивов на чистый VHDL.

Это как правило является результатом того, что вы или неправильно настроили корки, или неправильно их переписали. Потому если бы вы могли сходу писать лучше, чем инженеры Xilinx - то наверное работали бы уже там.

[Мур 1]

Это как правило является результатом того, что вы или неправильно настроили корки, или неправильно их переписали. Потому если бы вы могли сходу писать лучше, чем инженеры Xilinx - то наверное работали бы уже там.

Тю! К коркам нет претензий. Там ОК!

Вот простенький пример. Вот этот формирователь На HDL работает заметно быстрее!

 

Как автор темы в целях невнесения путаницы прошу Вас завести собственную тему.

 

Не вижу никакой путаницы. Название темы слишком обширно. Радуйтесь!

123.bmp

Изменено 28 января, 2011 пользователем Мур

[VladimirB 1]

Тю! К коркам нет претензий. Там ОК!

Вот простенький пример. Вот этот формирователь На HDL работает заметно быстрее!...

индусы много лет старательно портили схематик в ISE - а вы всё равно им пользуетесь, да вам памятник надо поставить

я уж тоже было про корки подумал

 

[Мур 1]

индусы много лет старательно портили схематик в ISE - а вы всё равно им пользуетесь, да вам памятник надо поставить

я уж тоже было про корки подумал

В схематике своя логика. Её можно понять со временем. Теперь я острого дискомфорта не испытываю...

Как следствие моего "открытия" конвеерные регисторные и триггерные вставки надо делать на HDL.

[Maverick_ 15]

Надо еще учитывать, что "а=б+с" и "а=с+б" (утрированно) могут давать разный результат синтеза, на мелких примерах можно выявить подобные особенности синтезаторов.

можно поподробнее про это...

Когда и где это может проявиться и где на следует обращать внимание?

[disel 0]

Вот простенький пример. Вот этот формирователь На HDL работает заметно быстрее!

 

Вы бы полностью примеры выложили, с временным отчетом. А также его конкурента на ХДЛ, также с отчетом.

[Leka 0]

можно поподробнее про это...

Пример для ISE, Spartan3* :

module tst(
   output[7:0] q,
   input [7:0] a, b,
   input ena, enb
);
   wire [7:0] aa = ena ? a : -1; 
   wire [7:0] bb = enb ? b : 0; 
   assign q = aa + bb;
   //assign q = bb + aa; 
endmodule

- перестановка слагаемых вдвое уменьшает число ЛУТ (и уровней). Подобных фокусов - хватает...

 

[ViKo 1]

можно поподробнее про это...

Когда и где это может проявиться и где на следует обращать внимание?

А вот мой пример

http://electronix.ru/forum/index.php?showtopic=82881

оставшийся без комментариев. Как я понял, все согласились и приняли к сведению :)

[Leka 0]

А вот мой пример

http://electronix.ru/forum/index.php?showtopic=82881

оставшийся без комментариев. Как я понял, все согласились и приняли к сведению :)

Имхо, запись можно заметно упростить за счет индексов, тогда и комментарии будут. А так вникать надо...

Отписался в той ветке...

[Maverick_ 15]

Пример для ISE, Spartan3* :

module tst(
   output[7:0] q,
   input [7:0] a, b,
   input ena, enb
);
   wire [7:0] aa = ena ? a : -1; 
   wire [7:0] bb = enb ? b : 0; 
   assign q = aa + bb;
   //assign q = bb + aa; 
endmodule

- перестановка слагаемых вдвое уменьшает число ЛУТ (и уровней). Подобных фокусов - хватает...

прикольно, надо будет поиследовать

Я не замечал...

Какая версия ISE на тот момент была установлена? В какой версией ISE в 10 или в 9 наблюдалось?

[Leka 0]

9.2 и 12.x

[des00 25]

прикольно, надо будет поиследовать

Я не замечал...

если правильно помню архитектуру хилого слайса, результат в данном случае очевиден, настолько, что даже объяснений не требует %)

 

[litv 0]

А если пользоваться еще и Synplify - то быстродействие будет еще выше и число вентилей меньше.Всякие перестановки типа арифметики synplify сам понимает и нормально оптимизит. XST - фигня.