[alexPec 3]

Добрый день. В связи с использованием внешнего генератора вместо внутреннего ПЛЛ возникла проблема. Раньше было так:

Внешний генератор на 16 МГц тактировал ПЛЛ, из нее получал 5,1 МГц и все необходимое. Сейчас из-за сильного фазового шума ПЛЛ использую внешний тактовый на 5,1 МГц. Блин, а надо внутреннюю часть синхронизировать с этими 5,1МГц, причем через плл, там другие частоты используются, кратные и некратные. А на плл нельзя подать меньше 10М. Как быть? Неужели нет способа синхронизироваться от низкой частоты???

[vadimuzzz 0]

а кристалл-то какой? в 3-м циклоне от 5МГц и выше

[alexPec 3]

а кристалл-то какой? в 3-м циклоне от 5МГц и выше

 

Третий. Че-то визард говорит что не может, низкая исх. частота, посмотрю еще. Ну в любом случае, есть еще один частотный вход, вообще 3 МГц, и от него тоже надо синхронизироваться. Варианты какие есть?

[vadimuzzz 0]

разверните задачу поподробнее, может вам никакой PLL и не нужен

[sazh 5]

Варианты какие есть?

 

Внешний PECL генератор.

 

[alexPec 3]

разверните задачу поподробнее, может вам никакой PLL и не нужен

 

Задача такая. Есть АЦП, с него валятся отсчеты около 3 МГц. Они фильтруются, прореживаются в 8 раз. Генератор внешний, поскольку с внутренним плл большой фазовый шум. И есть блок преобразования фурье, который должен работать на частоте ровно в 250 раз выше (т.е. (3/8)*250 МГц), иначе выборки начинают либо пропадать, либо 1 выборка заталкивается в фурье 2 раза. А это критично. Фазовые соотношения можно подогнать, а вот частоту ровно держать надо. Кроме того внешний генератор может подстраиваться в пределах +-10 кГц. Соответственно частота фурье тоже должна перестраиваться.

С внутренним плл-ом сначала все было сделано, и все было отлично (на тестах -исходных данных из памяти) пока дело до реального сигнала не дошло. Там выяснилось что надо внешний стабильный генератор. А теперь с потрохами его синхронизировать надо.

 

Внешний PECL генератор

 

Так внешний генератор то есть, надо внутреннюю частоту по нему синхронизировать. Причем внешний генератор перестраиваемый в небольших пределах.

 

 

[vadimuzzz 0]

как насчет такого варианта: FFT молотит на какой-то частоте >(3/8)*250, но не непрерывно, а пачками. тогда синхронизировать под 3 МГц только кадры надо, простенький конечный автомат.

и по поводу внутреннего PLL - частота АЦП довольно низкая, почему джиттер так влияет - разрядность большая?

[DmitryR 0]

Да тут даже не автомат, а просто FIFO двуклоковое. С одной стороны 3 МГц от ADC, с другой - 100 от произвольного источника. С одной стороны раз в 8 тактов падает слово, с другой стороны по half-full FIFO (что будет говорить о том, что кадр лежит в FIFO полностью) FFT забирает кадр.

[vadimuzzz 0]

С одной стороны раз в 8 тактов падает слово, с другой стороны по half-full FIFO (что будет говорить о том, что кадр лежит в FIFO полностью) FFT забирает кадр.

а это не КА? :)

[ViKo 1]

А что бы не взять генератор на 12 MHz, поделить на 4 и подать на АЦП, а неподеленную - в ПЛИС. Наверное, фазовый шум не сильно ухудшится? И поделить частоту прямо в ПЛИС?

 

 

[DmitryR 0]

Конечно ухудшится. На порядок примерно, а то и на два, если внешняя PLL хорошая стоит. Никто с ПЛИС на ADC тактовую не подает, если SNR дорог.

[ViKo 1]

Конечно ухудшится. На порядок примерно, а то и на два, если внешняя PLL хорошая стоит. Никто с ПЛИС на ADC тактовую не подает, если SNR дорог.

Так не будет никакой PLL, чисто логика. Только из-за помех по питанию будут скакать пороги переключения, но для такой низкой тактовой частоты вряд ли это приведет к ощутимому джиттеру.

[vadimuzzz 0]

но для такой низкой тактовой частоты вряд ли это приведет к ощутимому джиттеру.

SNR у АЦП - конь о 2 копытах, надо учитывать разрядность

[alexPec 3]

как насчет такого варианта: FFT молотит на какой-то частоте >(3/8)*250, но не непрерывно, а пачками. тогда синхронизировать под 3 МГц только кадры надо, простенький конечный автомат.

Да в блоке FFT тормоза нет нигде (ну типа энейбла какого-нибудь), надо ставить везде, потом снова тестить - времени уйдет. В принципе сейчас так сделано: и ПЛИС, и DDS, которая АЦП клокает, питаются от одного стабильного хорошего генератора 16МГц. Надо подумать, может выставить частоты DDS и PLL плисы можно, чтоб ровно совпадали.

 

и по поводу внутреннего PLL - частота АЦП довольно низкая, почему джиттер так влияет - разрядность большая?

 

Разрядность 16 бит, но беда не в этом (работает нормально при размахе сигнала +-255), а в том, что расстояние между частотами в спектре 300 Гц. С заявленным джитером 250 ps (вроде) от плисы созвездия qam16 даже не просматривалось. А с ддсом все красиво. Вот картинку выложил если интересно.

 

Так не будет никакой PLL, чисто логика. Только из-за помех по питанию будут скакать пороги переключения, но для такой низкой тактовой частоты вряд ли это приведет к ощутимому джиттеру.

 

Вряд ли не повлияет. У плисы например regular io джиттер 300 ps - это уже катастрофа в моем случае. Он я так понимаю и обусловлен сдвигом порогов переключения из-за помех по питанию например.

 

[ViKo 1]

Разрядность 16 бит... Вряд ли не повлияет. У плисы например regular io джиттер 300 ps - это уже катастрофа в моем случае. Он я так понимаю и обусловлен сдвигом порогов переключения из-за помех по питанию например.

Похоже, вы правы. При частоте 3MHz (333ns) джиттер в 300ps составляет чуть меньше 1/1000. Для 10-разрядного АЦП это, может быть, и подошло бы...

Из области "бредовых идей" - запустите АЦП от генератора 6MHz (если позволит), и прореживайте на 16.