[rloc 51]

Мне представляется, что DDS содержит довольно большое число логических элементов (чтобы построить аккумулятор и т.д.), которые в свою очередь сами содержат несколько транзисторов.

Вот о чем речь была :) Дело в том, что данные с FPGA стробируются в DAC, тем самым путь тактовой частоты сокращается: Fdac -> входной усилитель-ограничитель -> регистры данных -> источники тока. Таким же образом внутри многоразрядных счетчиков-делителей по выходу ставят регистр, стробирумый входной частотой, и путь от тактовой частоты до выхода уменьшается. Объем цифровой части FPGA в составе DDS не оказывает никакого влияния на выходные шумы. Буферизация в DAC позволяет довольно эффективно разделить цифровую и аналоговую части.

 

 

Нет, я именно о самом, что ни на есть DDS-е. Только лишь убрать вторую составляющую в Вашем уравнении DDS=FPGA+ :)

ЦАП позволяет сконструировать синусоиду (или другую желаемую форму). А нужна ли синусоида на выходе? Если предполагается дальше вверх умножать, то вполне подойдет и прямоугольник. При этом ЦАП вырождается в логический элемент с 0/1 на выходе.

Т.е. Вы предлагаете сократить разрядность DAC до одного бита? :) Чудес не бывает, либо мы получим счетчик-делитель, либо СПМШ+спуры астрономические.

[Sergey Beltchicov 0]

Тут вопрос к Вам: какое общее кол-во элементарных лог. элементов было задействовано при реализации DDS на FPGA и ЦАП? А если теперь пересчитать к кол-ву элементарных транзисторов? Мне представляется, что у DDS ”плотность” (т.е. кол-во активных элементов, добавляющих шумы) будет выше в сравнении с аналоговым синтезом. При этом расширение диапазона DDS (по мере развития технологии и снижения шумов) будет уменьшать аналоговую часть, постепенно сводя её к нулю (т.е. переходим на чистый прямой цифровой синтез), пока опять не произойдет скачкообразный прорыв в шумах опоры (или чего-либо там ещё).

Алексей уже ответил про шум DDS. Сейчас мы имеем -163@10k@100MHz и -168@100k. На AD9162 я рассчитываю получить уже под -170. При росте тактовой частоты NSD на одних и тех же частотах будет уменьшаться.

 

Давайте посмотрим. Вот статья, где приводятся те самые -170 на 10 ГГц/10 кГц (рис. 12). Можно предположить, что генератор выполнен по схеме рис. 9, что означает, что существуют (существовали ещё с 2003 г. как минимум - следуя картинке) общедоступные элементы, такие как фазовращатели, аттенюаторы, смесители, операционники (т.е. элементы петли КСС), которые поддерживают эти самые -170. А можно ли привести пример коммерческого DDS c шумами -170 (тем более в 2003 г.)?

Хорошая статья. Лежит у меня в специальной папочке Favorite Articles, вместе с парочкой Ваших :rolleyes: .

Соглашусь с тем, что привести коммерческий DDS с шумом -170 в 2003 затруднительно. НО: являются ли аналоговые элементы этого SLCO общедоступными? По моему, ведь нет. Custom фазовращатель на точку. Попробуйте поставить в такой генератор общедоступный HMC931 и Вы устрашитесь. Custom параллельный усилитель в точку от AML с ценником в 10к USD. Да и доступна ли коммерчески продукция австралийцев даже в 2003? Это я к тому, что по этим "общедоступным" аналоговым элементам нельзя делать никаких выводов. Поделюсь еще одним интересным моментом. На сегодняшний день я попробовал ДЕСЯТЬ разных усилителей в петле КСС. Нормальный шум обеспечивает только ОДИН. Ну и, наконец, совместите два графика из этой статьи: амплитудного шума и фазового. И вы увидите, что по абсолютному шуму никаких -170 там нет. То есть если дальше работать с этим сигналом и смотреть его на идеальном спектроанализаторе, то отталкиваться нужно от цифры -163. А если отталкиваться от цифры -163, то чем черт не шутит, может и были специальные (коммерчески недоступные) ЦАПы в каких-то военных проектах того времени.

Изменено 5 октября, 2016 пользователем Sergey Beltchicov

[VCO 0]

Т.е. Вы предлагаете сократить разрядность DAC до одного бита? :) Чудес не бывает, либо мы получим счетчик-делитель, либо СПМШ+спуры астрономические.

Я так понял, что Александр предложил многобитный ЦАП, но работающий на фронтах сигнала, формируемого от малошумящего ИОН.

В данном случае должно иметь место преобразование код-задержка. Может статься, что на первых порах оно будет сложнее, чем ЦАП.

Но сама по себе идея великолепна в своём принципе. Другой вопрос - как её реализовать на практике, не угробив шумы исходной опоры?

[Vitaly_K 0]

Чтоже касается "синтезпрома", если кто помнит ещё таких, то тут несколько иная история. Скорее всего ребята допилили свой грант и разбежались, сайт больше не работает. Глубже не интересовался, така как ответ на запрос синтезатора тогда к нам так и не пришёл.

 

Ну почему же сайт не работает? Наберите в поиске "синтезпром" и он откроется. И будто бы ребята продолжают там трудиться.

 

[VCO 0]

Ну почему же сайт не работает? Наберите в поиске "синтезпром" и он откроется. И будто бы ребята продолжают там трудиться.

Да, это у меня браузер коряво отобразил их сайт. Надо переустановить Линукс и браузеры, эти уже не обновляются. Спасибо.

[Vitaly_K 0]

А так, конечно, идея гениальная! И меандр то нам не страшен, даже если синус понадобится. Проще фильтровать меандр, чем ЦАП.

Меандр страшен тем, что там множество гармоник. А в синусе их нет.

 

[VCO 0]

Меандр страшен тем, что там множество гармоник. А в синусе их нет.

Да это то как раз чепуха! Наоборот, идеальный меандр может оказаться полезнее синуса благодаря этим гармоникам, прежде всего - 3-й.

Другое дело создать идеальный меандр, без выбросов, завалов фронтов и с идеальной симметрией и линейностью плоских участков.

Да ещё и с перестраиваемой частотой. Тут достаточно один из фронтов и частоту регулировать, а второй оставлять максимально крутым и чистым.

Для последней задачи чистильщик клока на логике Hittite к месту будет. Вывести ПЛИС на ИОН вроде тоже не проблема. А как мелкий шаг нарезать?

 

В классическом DDS это как раз таки и делают математика с аккумулятором и ЦАП. А тут скорее всего опору FPGA придётся перестраиваемой делать.

Ну и зачем тогда будет нужна FPGA? Если же задрать тактовую FPGA как можно выше, а нарезать шаг внизу, то идёт проигрыш по шумам.

 

Пока идея как-то не укладывается в голове... Наверное, где-то уже есть проработка на фундаментальном уровне. Но пока она не нужна.

[Vitaly_K 0]

Да, это у меня браузер коряво отобразил их сайт. Надо переустановить Линукс и браузеры, эти уже не обновляются. Спасибо.

Мало того. Они ещё сообщают о своих достижениях:

 

Фазовый шум -139 дБн/Гц при отстройке 10 кГц от несущей 1 ГГц

Время переключения от 10 нс

Частотное разрешение - доли Герц

Уровень ПСС ниже -70 дБн

Рабочая температура -40...+60 °

 

[Chenakin 13]

На сегодняшний день я попробовал ДЕСЯТЬ разных усилителей в петле КСС. Нормальный шум обеспечивает только ОДИН.

Да что там далеко ходить (вниз по шумам). Для раскачки 100 МГц OCXO (для умножения на ДНЗ) я в свое время перепробовал если не десяток, так пяток усилителей точно. А остановился на custom built на транзисторе с трансформатором. И это для получения -130 с копейками на 10 ГГц, т.е. на несколько десятков дБ выше величин, о которых мы говорим. Вещи-то не тривиальные.

 

Т.е. Вы предлагаете сократить разрядность DAC до одного бита? :) Чудес не бывает, либо мы получим счетчик-делитель, либо СПМШ+спуры астрономические.

Вот тут Виталию как раз и сказать: “Ага! А у меня-то ЦАП на выходе фаз. детектора. Значит обычный двоичный детектор будет иметь СПМШ+спуры астрономические по сравнению с PDS” :)

 

Хорошо. Давайте посмотрим с другого угла. Допустим, Вам нужно сконструировать DDS, который должен иметь на выходе не синусоиду, а меандр. Ну - или как вариант - короткие импульсы не обязательно равной ширины, но с привязкой фронтов к периоду синтезируемого сигнала (дальше можно подать на D-триггер и получить чистый меандр на половинной частоте). Как бы Вы решали такую задачу?

 

 

[VCO 0]

Хорошо. Давайте посмотрим с другого угла. Допустим, Вам нужно сконструировать DDS, который должен иметь на выходе не синусоиду, а меандр. Ну - или как вариант - короткие импульсы не обязательно равной ширины, но с привязкой фронтов к периоду синтезируемого сигнала (дальше можно подать на D-триггер и получить чистый меандр на половинной частоте). Как бы Вы решали такую задачу?

Чёрт, кажется начал своим мозжечком понимать Александра. Речь идёт о том, что ЦАП ступенчато-предсказуемо пересекает заветную "линию нуля", в отличие от сотни бинарных ЦАП, работающих асинхронно, но связанных общей закономерностью. Интересно, я хоть на шаг приблизился к пониманию? Компараторы, как финишный элемент рандомизации? Или всё-таки логика?

[rloc 51]

Хорошо. Давайте посмотрим с другого угла. Допустим, Вам нужно сконструировать DDS, который должен иметь на выходе не синусоиду, а меандр. Ну - или как вариант - короткие импульсы не обязательно равной ширины, но с привязкой фронтов к периоду синтезируемого сигнала (дальше можно подать на D-триггер и получить чистый меандр на половинной частоте). Как бы Вы решали такую задачу?

Начинаю терять нить рассуждений :) Давайте вернемся к первоначальным условиям:

1. Есть тактовая частота Fclk

2. FPGA

3. Можно использовать дискретную логику, пассивные компоненты

Стоит вопрос: можно ли сформировать частоту Fdds < Fclk/2 в виде меандра/импульсов в общем случае не кратной тактовой, чтобы она по спектральной чистоте основной гармоники была сравнима с чистотой по выходу классического DAC?

 

Считаете меня мезантропом? Пересчитайте людей, которых вы терпеть не можете!

Вычитал из википедии: мизантропия

[Chenakin 13]

Начинаю терять нить рассуждений :) Давайте вернемся к первоначальным условиям:

1. Есть тактовая частота Fclk

2. FPGA

3. Можно использовать дискретную логику, пассивные компоненты

Стоит вопрос: можно ли сформировать частоту Fdds < Fclk/2 в виде меандра/импульсов в общем случае не кратной тактовой, чтобы она по спектральной чистоте основной гармоники была сравнима с чистотой по выходу классического DAC?

В принципе, для начала я хотел посмотреть, насколько мог бы упроститься ЦАП, если ему не надо вырисовывать синусоиду. Но, хорошо, давайте попробуем в лоб по Вашим условиям.

Какие будут предложения?

 

[тау 31]

Допустим, Вам нужно сконструировать DDS, который должен иметь на выходе не синусоиду, а меандр.

фронт и срез такого меандра будет жестко привязан ко входному клоку. Реальный размах джиттера пик-пик во всей разумной полосе частот будет равен периоду клока ДДС и еще чуток. Действующее значение джиттера будет конечно поменьше и зависеть от неудачного стечения обстоятельств.

Хорошо будет только тем вых. частотам, период которых состоит из целого числа периодов клока. Но чем по сути это отличается от целочисленного ДПДК ?? вроде и ничем. Дробный делитель, который для того и дробный чтобы делать усредненный КД == требуемому , но нуждается в фильтре , например фильтре на основе ФАПЧА. И то, на близких отстройках даже узкополосные фапчи ничего не могут поделать со спурами.

В этом плане дробный делитель почти эквивалентен предлагаемой Вами идее однобитного ЦАП с выхода DDS.

В отвлеченном смысле n-разрядный Цап порождает в 2^n (грубо) меньше побочных продуктов в рабочей зоне Найквиста. Особенно это наглядно видно при приближении к границе зоны. Отказываясь от многоразрядности в пользу высокочастотности, наверное следует иметь ввиду что рост Fclk в 16 раз эквивалентен упрощению ЦАПа всего на 4 разряда ( нет ?)

10 разрядный ЦАП на частоте 1ГГц , имхо, подобен Шиму на частоте 1 Терагерц.

 

Ненужные компоненты из "ненужных зон Найквиста" на выходе многоразрядного ЦАПА в ДДС давятся аналоговым фильтром относительно просто потому что именно там (далеко от несущей) сосредоточена их основная энергия. И то людям мешают спуры , вызванные нелинейностью ЦАП.

Однобитный ЦАП с выхода ДДС будет иметь много мусора в рабочей зоне Найквиста.

Поэтому я -- за высокочастотный многоразрядный ЦАП.

 

Стоит вопрос: можно ли сформировать частоту Fdds < Fclk/2 в виде меандра/импульсов в общем случае не кратной тактовой, чтобы она по спектральной чистоте основной гармоники была сравнима с чистотой по выходу классического DAC?

нет.

Изменено 5 октября, 2016 пользователем тау

[petrov 7]

Отказываясь от многоразрядности в пользу высокочастотности, наверное следует иметь ввиду что рост Fclk в 16 раз эквивалентен упрощению ЦАПа всего на 4 разряда ( нет ?)

10 разрядный ЦАП на частоте 1ГГц , имхо, подобен Шиму на частоте 1 Терагерц.

 

10 бит * 1 ГГц = 1 бит * 10 ГГц

 

Gerzon-Craven noise shaping theorem

[Chenakin 13]

фронт и срез такого меандра будет жестко привязан ко входному клоку. Реальный размах джиттера пик-пик во всей разумной полосе частот будет равен периоду клока ДДС и еще чуток. Действующее значение джиттера будет конечно поменьше и зависеть от неудачного стечения обстоятельств.

Это понятно. Могу лишь добавить картинку для наглядности.

 

В этом плане дробный делитель почти эквивалентен предлагаемой Вами идее однобитного ЦАП с выхода DDS.

Я не предлагаю однобитный ЦАП, я предлагаю не реконструировать всю синусоиду. Всё, что нам нужно сделать – это “выловить” точку A на картинке (имея информацию в точках B и С) и сгенерировать какой-нибудь строб.

 

В отвлеченном смысле n-разрядный Цап порождает в 2^n (грубо) меньше побочных продуктов в рабочей зоне Найквиста.

Согласен. Или упрощенно можно сказать, что ЦАП играет роль некоего фильтра-усреднителя или устройства, "вычисляющего" эту точку А - если хотите. Но является ли такое решение оптимальным? Во-первых, это решение избыточное - нам не нужна вся синусоида, а только лишь точка перехода через 0 (именно по-этому я говорю о меандре). Во вторых, часть адресов ЦАПа обычно обрезается, т.е. как раз необходимую информацию мы теряем. Можно ли придумать что-то получше?