Vitaly_K 0 24 апреля, 2022 Опубликовано 24 апреля, 2022 · Жалоба 13 minutes ago, тау said: подробнее - нарисовал для Вас картинку. Acc_for pic Vital_DDS.rar 21.18 kB · 0 downloads Получилось как в том анекдоте: Пока бабушка набирала эсэмэску внуку, тот уже отсидел. Так и я, пока писал Вам, не успел отправить и получил от Вас. Спасибо за картинку. Выглядит сложно, завтра разберусь и отвечу. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Vitaly_K 0 25 апреля, 2022 Опубликовано 25 апреля, 2022 · Жалоба 15 hours ago, тау said: подробнее - нарисовал для Вас картинку. Acc_for pic Vital_DDS.rar 21.18 kB · 11 downloads Похоже, что на картинке всё нормально. Я беспокоился, участвует ли старший разряд ЦАП в режиме DDS, чтобы отрегулировать его вес до перехода в режим ФД. Участвует. Поздравляю с решением проблемы. Спасибо. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Vitaly_K 0 25 апреля, 2022 Опубликовано 25 апреля, 2022 · Жалоба 22 hours ago, тау said: подробнее - нарисовал для Вас картинку. Acc_for pic Vital_DDS.rar 21.18 kB · 12 downloads Ещё вопрос. Можно ли такой ЦАП, для повышения линейности, сделать сегментированным? Например, 5 наиболее старших разрядов, включая MSB, управляемый RS-триггером, трансформировать в равновесные сегменты? Не помешает ли этому теперь уже особый статус MSB? Но как тогда определять , какой разряд вызвал помеху? Как Вас зовут? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
тау 31 26 апреля, 2022 Опубликовано 26 апреля, 2022 (изменено) · Жалоба 15 часов назад, Vitaly_K сказал: Можно ли такой ЦАП, для повышения линейности, сделать сегментированным? Например, 5 наиболее старших разрядов, включая MSB, управляемый RS-триггером, трансформировать в равновесные сегменты? Не помешает ли этому теперь уже особый статус MSB? На мой непрофессиональный взгляд в цапостроении, дешифратор двоичного кода в термометрический (для сегментов) должен быть строго тактируемым на выходе управления сегментами. Это мешает использовать Ваш принцип. Изменено 26 апреля, 2022 пользователем тау Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Losik 1 26 апреля, 2022 Опубликовано 26 апреля, 2022 · Жалоба 2 hours ago, тау said: На мой непрофессиональный взгляд в цапостроении, дешифратор двоичного кода в термометрический (для сегментов) должен быть строго тактируемым на выходе управления сегментами. Это мешает использовать Ваш принцип. делают и так и так. в мало потребляющих схемах (и низко скоростных, скажем до 100МГц) часто данные синхронизируются до двоичного дешифратора(предыдущим блоком) или вообще не синхронизируются, задержки через дешифратор выравниваются вручную. но кроме декодеров в термометрическом пути еще может стоять блок DEM(dynamic element matching) и где-то точно придется данные синхронизировать чтобы упростить контроль задержек. в высокоскоростных схемах лэтчи ставят после декодера чтобы упростить контроль за задержками. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
khach 40 26 апреля, 2022 Опубликовано 26 апреля, 2022 · Жалоба А на базе старой древней AD9852 подобный детектор или его макет сдеалть можно? Там же два ЦАП, один к ДДС ядру подключен, второй на параллельную шину можно вывести и быстро им управлять. Токи двух ЦАП суммировать. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Vitaly_K 0 26 апреля, 2022 Опубликовано 26 апреля, 2022 · Жалоба 41 minutes ago, khach said: А на базе старой древней AD9852 подобный детектор или его макет сдеалть можно? Там же два ЦАП, один к ДДС ядру подключен, второй на параллельную шину можно вывести и быстро им управлять. Токи двух ЦАП суммировать. Какая задача при этом решается? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Vitaly_K 0 26 апреля, 2022 Опубликовано 26 апреля, 2022 · Жалоба 6 hours ago, Losik said: делают и так и так. в мало потребляющих схемах (и низко скоростных, скажем до 100МГц) часто данные синхронизируются до двоичного дешифратора(предыдущим блоком) или вообще не синхронизируются, задержки через дешифратор выравниваются вручную. но кроме декодеров в термометрическом пути еще может стоять блок DEM(dynamic element matching) и где-то точно придется данные синхронизировать чтобы упростить контроль задержек. в высокоскоростных схемах лэтчи ставят после декодера чтобы упростить контроль за задержками. Значит ли это, что можно использовать сегментированный ЦАП в схеме, предложенной тау?, см: Acc_for pic Vital_DDS.rar 21.18 kB · 16 downloads Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Losik 1 26 апреля, 2022 Опубликовано 26 апреля, 2022 · Жалоба 11 minutes ago, Vitaly_K said: Значит ли это, что можно использовать сегментированный ЦАП в схеме, предложенной тау?, см: Acc_for pic Vital_DDS.rar 21.18 kB · 16 downloads мне сложно ответить) я просто прокомментировал реализацию ЦАП, если будет время посмотрю на днях описание к вашей идеи. по мне все это похоже на вариант ADPLL(all digital pll) с DCO(digital control oscil - реализация ЦАП управляет напряжением в LC-VCO), но наверно все же есть отличия. привел картинку ADPLL: так вот в них очень часто используется сегментированный DAC, данные приходят с цифрового фильтра и фазового детектора. в самом DAC тактовый сигнал не используется, но есть в фильтре. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
khach 40 26 апреля, 2022 Опубликовано 26 апреля, 2022 · Жалоба 4 hours ago, Vitaly_K said: Какая задача при этом решается? Реализация макета предложенного синтезатора. И верификация относительно существующих решений. Если можно по подробнее описать по каким условиям происходит переключение с DDS ядра на ЦАП и обратно ( те когда срабатывает то что на рисунке названо КОММУТАТОР ШИН) - по блок схеме не совсем понятно. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
тау 31 26 апреля, 2022 Опубликовано 26 апреля, 2022 (изменено) · Жалоба 1 час назад, khach сказал: Если можно по подробнее описать по каким условиям происходит переключение с DDS ядра на ЦАП и обратно ( те когда срабатывает то что на рисунке названо КОММУТАТОР ШИН) - по блок схеме не совсем понятно. Прошу прощения, из-за лени не нарисовал сигнал управления коммутатором, предполагал что и по предшествующему описанию будет ясно. Коммутатор имеет один вход управления (статический уровень). Выбирает "куда подключаться входам ЦАПа". Либо к таблице синусов , либо к аккумулятору фазы но при этом самым старшим разрядом к RS триггеру. Последний случай полностью аналогичен ситуации, которую нарисовал в исходном посте Vitaly_K. Именно этот случай его сейчас интересует с точки зрения возможности работать с сегментированными Цапами. Я предположил, что сегментированные в старших разрядах ЦАПы должны быть (создаются) обязательно тактируемыми. Losik высказал мнение, что это необязательно, если частота работы ЦАПА низкая. Какая частота ЦАПа требуется Vitaly_K , он надеюсь, прояснит. Для принципа работы схемы Vitaly_K старший разряд НЕ должен иметь тактирования, т.к. работает в аналоговом времени как составная часть аналогового фазового детектора. Изменено 26 апреля, 2022 пользователем тау Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Vitaly_K 0 27 апреля, 2022 Опубликовано 27 апреля, 2022 · Жалоба 10 hours ago, тау said: Прошу прощения, из-за лени не нарисовал сигнал управления коммутатором, предполагал что и по предшествующему описанию будет ясно. Коммутатор имеет один вход управления (статический уровень). Выбирает "куда подключаться входам ЦАПа". Либо к таблице синусов , либо к аккумулятору фазы но при этом самым старшим разрядом к RS триггеру. Последний случай полностью аналогичен ситуации, которую нарисовал в исходном посте Vitaly_K. Именно этот случай его сейчас интересует с точки зрения возможности работать с сегментированными Цапами. Я предположил, что сегментированные в старших разрядах ЦАПы должны быть (создаются) обязательно тактируемыми. Losik высказал мнение, что это необязательно, если частота работы ЦАПА низкая. Какая частота ЦАПа требуется Vitaly_K , он надеюсь, прояснит. Для принципа работы схемы Vitaly_K старший разряд НЕ должен иметь тактирования, т.к. работает в аналоговом времени как составная часть аналогового фазового детектора. Да с коммутатором всё понятно. Его назначение подключить нужное и отключить ненужное для выбранного режима, DDS или ФД. А вот какая частота низкая, а какая высокая, это вопрос. Конечно, желательно иметь повыше. Так что вопрос как раз в том, как высока она может быть при сегментированном ЦАП прменительно к рассматриваемому варианту. Задача не простая. Ведь это зависит от получаемой при этом точности, типа и уровня технологии. Пожалуй, только практика может дать ответ на этот вопрос. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
khach 40 28 апреля, 2022 Опубликовано 28 апреля, 2022 · Жалоба On 4/27/2022 at 9:57 AM, Vitaly_K said: Да с коммутатором всё понятно. Его назначение подключить нужное и отключить ненужное для выбранного режима, Ясно, а то я предполагал там что то быстрое, синхронное с частотой ФД. Например обкатываю тут макет синтезатора с DDS в качестве ДПКД, но использую два ( или более) набора FTW И переключаю их аппаратно от сигма-дельта модулятора - спуры давятся весьма неплохо. Есть еще идея использовать 4 набора частота- фаза и попробовать квадратурное подавление. Ну и шаг мелкий получается легко. Используя дешевый ДДС с 28 битным FTW пожно получить дополнительные 6-8 бит точности задания частоты. Вопрос- кто- нибудь из коллег еще помнит AD9852 и его управление по параллельной шине в режиме ЛЧМ? Какие там сигналы дополнительно развести надо было? А то исходники на FPGA древнем утрачены, надо бы переделать на что то типа STM32 c FSMC а что и куда разводить дополнительно чтобы свип аппартаный использовать что то торможу. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Vitaly_K 0 29 апреля, 2022 Опубликовано 29 апреля, 2022 · Жалоба 19 hours ago, khach said: Ясно, а то я предполагал там что то быстрое, синхронное с частотой ФД. Например обкатываю тут макет синтезатора с DDS в качестве ДПКД, но использую два ( или более) набора FTW И переключаю их аппаратно от сигма-дельта модулятора - спуры давятся весьма неплохо. Есть еще идея использовать 4 набора частота- фаза и попробовать квадратурное подавление. Ну и шаг мелкий получается легко. Используя дешевый ДДС с 28 битным FTW пожно получить дополнительные 6-8 бит точности задания частоты. Вопрос- кто- нибудь из коллег еще помнит AD9852 и его управление по параллельной шине в режиме ЛЧМ? Какие там сигналы дополнительно развести надо было? А то исходники на FPGA древнем утрачены, надо бы переделать на что то типа STM32 c FSMC а что и куда разводить дополнительно чтобы свип аппартаный использовать что то торможу. Если вы на стадии выбора структуры синтезатора, то, возможно, попробуете и обсуждаемый здесь вариант? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Vitaly_K 0 30 апреля, 2022 Опубликовано 30 апреля, 2022 · Жалоба On 4/28/2022 at 1:20 PM, khach said: Ясно, а то я предполагал там что то быстрое, синхронное с частотой ФД. Пользуясь моментом, сообщаю, что вышла в свет моя электронная книга "Частотный синтез на основе ФАПЧ (Обзор методов синтеза)", https://ridero.ru/books/chastotnyi_sintez_na_osnove_fapch/ Буду благодарен коллегам за отзывы. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться