[Skryp 0]

Здравствуйте. Я в Мatlab в программе Filter Design сгенерировал несколько IIR элиптических фильтров 10 порядка. Полученные коэффициенты я думаю экспортировать в Xilinx ISE Design Suite(c которой пока еще не работал :) ),чтобы на ПЛИС сделать гребенку этих фильтров.

Вопрос: как выбрать саму ПЛИС,разрядность АЦП, какое должно быть колличество вентилей плис,количество DSP блоков( мощная и дорогая может быть и не нужна),подскажите ,пожалуйста, формулы ,литературу или выскажите свои соображения :-) .

 

И еще интересно: какого,вообще, порядка фильтры можно реализовать на ПЛИС(Virtex,Spartan); какую частоту дискретизации можно обеспечить на плис?

Изменено 10 ноября, 2010 пользователем Skryp

[Lmx2315 2]

..а вы подумали как фильтры будете реализовывать? Если прямо в лоб - то посчитайте сколько у вас в фильтрах в сумме получилось умножителей , сумматоров . Прикиньте сколько и какова разрядность коэффициентов . И выберите плис под эти характеристики , хоть бы и примерно . В ISE сделайте схемку оттранслируйте и посмотрите в результате сколько процентов от кристалла займёт. Если много останется - пере транслируйте на что-то поменьше.

 

вот нашёл ссылку - может поможет вам примерно оценить что куда и на какой скорости можно впихнуть : http://www.chipnews.ru/html.cgi/arhiv/02_07/12.htm

 

http://www.kit-e.ru/articles/cad/2008_6_122.php

 

а тут рассказывают в кратце про fpga и цифровую обработку http://www.kit-e.ru/articles/plis/2007_5_68.php

[Skryp 0]

Спасибо за ссылки,буду разбираться. :rolleyes: