[syoma 1]

Добрый день всем.

Возможно не в правильном форуме задаю вопрос, но интересует мнение Гуру, так как я занимаюсь в основном программированием FPGA, но совсем не в курсе последних веяний.

Просто хотел поинтересоваться - на современном уровне развития цифровой техники можно ли решить данную задачу в цифре или нужно делать в аналоге. Или это вообще бред?

Задача управления. Входной сигнал(не периодический) должен измеряться АЦП(хотя-бы 8-бит). Далее с помощью ПЛИС (FPGA или CPLD не знаю) данный сигнал должет сравниваться с изменяемой уставкой(которая будет приходить по оптике). Возможно пара операций сложения и может умножение. Результат всего этого будет выдаваться на ЦАП и далее на буфер для исполнения.

Если деньги не принимать в расчет, то возможно ли получение времени задержки всей этой цепочки на уровне 10нс? Или не реально. Какое минимальное время можно получить? Задача стоит разработать интеллектуальный драйвер для очень мощных IGBT.

Если реально - то на чем и в каком ките это может быть?

Спасибо за ответы.

 

[Maverick_ 15]

Добрый день всем.

Возможно не в правильном форуме задаю вопрос, но интересует мнение Гуру, так как я занимаюсь в основном программированием FPGA, но совсем не в курсе последних веяний.

Просто хотел поинтересоваться - на современном уровне развития цифровой техники можно ли решить данную задачу в цифре или нужно делать в аналоге. Или это вообще бред?

Задача управления. Входной сигнал(не периодический) должен измеряться АЦП(хотя-бы 8-бит). Далее с помощью ПЛИС (FPGA или CPLD не знаю) данный сигнал должет сравниваться с изменяемой уставкой(которая будет приходить по оптике). Возможно пара операций сложения и может умножение. Результат всего этого будет выдаваться на ЦАП и далее на буфер для исполнения.

Если деньги не принимать в расчет, то возможно ли получение времени задержки всей этой цепочки на уровне 10нс? Или не реально. Какое минимальное время можно получить? Задача стоит разработать интеллектуальный драйвер для очень мощных IGBT.

Если реально - то на чем и в каком ките это может быть?

Спасибо за ответы.

скорость АЦП?

Например это и вот это. Все в одном корпусе! ;)

Отладочные платы выбираем здесь.

[syoma 1]

скорость АЦП?

Чем меньше, тем лучше. Может 3нс или меньше быть? Единственное, это время от начала измерения до появления данных на выходе. Меня не устраивают т.н. конвейерные АЦП, в которых скорость сэмплирования достигает 600Msps, но результат появляется на выходе через несколько тактов, что в лучшем случае дает задержку в 15-20нс.

Например это и вот это. Все в одном корпусе!

Это ж игрушки с 600kSps. Такими разве что токи мерять.

[des00 25]

Если деньги не принимать в расчет, то возможно ли получение времени задержки всей этой цепочки на уровне 10нс?

нет

 

[syoma 1]

нет

А сколько можно? И почему?

[ViKo 1]

Чем меньше, тем лучше. Может 3нс или меньше быть? Единственное, это время от начала измерения до появления данных на выходе. Меня не устраивают т.н. конвейерные АЦП, в которых скорость сэмплирования достигает 600Msps, но результат появляется на выходе через несколько тактов, что в лучшем случае дает задержку в 15-20нс.

Тогда вам нужны АЦП, созданные по flash технологии (не путать с flash памятью), сильно жрущие, дорогие. Может быть, лучше сделать "интеллектуальный драйвер" аналоговый?

[Maverick_ 15]

Тогда вам нужны АЦП, созданные по flash технологии (не путать с flash памятью), сильно жрущие, дорогие. Может быть, лучше сделать "интеллектуальный драйвер" аналоговый?

добавлю описание архитектуры АЦП, созданных по flash технологии

 

PS Я не знал до сегодняшнего дня про такую архитектуру/технологию АЦП :laughing: Просветился!!!

[Microwatt 2]

А может, если подумать, то нужно не 3нс, а 3 микросекунды для системы? Или даже 30?

Неужели действительно такой скоростной контур обработки нужен?

[litv 0]

Действительно слабо верится чтобы очень МОЩНАЯ схема требовала скорости 10 нс.

Для чего ? Для электродвигателя или блока питания?? Им 10 нс?

[SFx 0]

1. куда вам такой поток ?

2. где его вы будете обрабатывать?

3. где его будете хранить во время обработки?

4. это экспериментальное оборудование вы хотите сделать для физических опытов каких-нито ?

5. может быть есть смысл пожертвовать разрядностью и сделать на прецизионном делители и компараторах ?

6. оптические интерфейсы наверняка имеют еще большую задержку, тк там происходит преобразование сначала оптического диапазона в электрический, а потом его тоже оцифровывают.

[syoma 1]

PS Я не знал до сегодняшнего дня про такую архитектуру/технологию АЦП Просветился!!!

А я еще в институте такое выучил. Только называются они в отечественной электронике просто параллельные АЦП. Даже помню задачка была на практике - разработать логическую схему дешифратора на такой 3-х битный АЦП - то есть выход с 8-и компараторов переделать в двоичный код.

В принципе я с самого начала понял, что с ними придется работать - просто думал - может кто имеет опыт и может подсказать конкретно какие линейки есть. А то никто не пишет сразу, что это FLASH АЦП, а приходится вчитываться в даташиты, чтобы обнаружить, что там какие-то задержки есть и т.д.

А насчет задачи - требуется активно контролировать включение и отключение IGBT, то есть напряжение и ток в ключе в моменты переключения. Это можно делать со стороны затвора, контролируя ток в нем, по определенным законам (таблице) плюс надо иметь обратную связь по напряжению и по току в ключе. ОС по напряжению делается простым резистивным делителем, а по току надо интегрировать падение напряжение на паразитной индуктивности эмиттера. Время переключения мощных IGBT составляет где-то 1мкс в среднем от начала до конца. По литературе для нормального регулирувания требуется время реакции системы на более 10-20нс. Иначе по динамике система может быть не стабильной.

Так что потоков у меня нет.

С АЦП буду копать дальше, а что можете сказать по ПЛИС + ЦАП. Вроде ЦАПы с резисторными цепочками достаточно быстрые, или нет?

Для ПЛИС мне большая емкость не нужна и встроенные процессоры тоже - главное, чтобы по быстрее была и ХЗ, какие-то, наверное быстрые интерфейсы для связи с АЦП нужни?

 

 

[aprox 0]

1. куда вам такой поток ?

2. где его вы будете обрабатывать?

3. где его будете хранить во время обработки?

По-видимому, хотят встроить свой девайс в разрыв какой-то цепи уже существующей системы и при этом не нарушить ее работу. Скорей всего, отсюда и возникли требования ко времени распространения с обработкой сигнала со входа на выход порядка 10нс. На FPGA я бы за такую работу не взялся.

 

[des00 25]

С АЦП буду копать дальше, а что можете сказать по ПЛИС + ЦАП.

Еще раз предлагаю вам посмотреть задержки буферов ввода/вывода плис.

 

[Gothard 0]

Входной сигнал(не периодический) должен измеряться АЦП(хотя-бы 8-бит). Далее с помощью ПЛИС (FPGA или CPLD не знаю) данный сигнал должет сравниваться с изменяемой уставкой(которая будет приходить по оптике). Возможно пара операций сложения и может умножение. Результат всего этого будет выдаваться на ЦАП и далее на буфер для исполнения.

Возможно глупый вопрос: а без "цифры" тут никак?

[syoma 1]

Возможно глупый вопрос: а без "цифры" тут никак?

Как. В аналоге тоже можно решить, но получается очень не гибко и пара очень интересных функция не реализуема.

По-видимому, хотят встроить свой девайс в разрыв какой-то цепи уже существующей системы и при этом не нарушить ее работу.

Да, система существует - это физический объект системы управления - IGBT. У него есть вход и выход, зависящий от входа и кучи других факторов, которые должна компенсировать система управления. В система управления должна реализовать что-то типа ПИ контроллера + уставки + таблица.

 

Еще раз предлагаю вам посмотреть задержки буферов ввода/вывода плис.

Если я правильно понял - это в районе 3-4нс х 2 раза для Spartan - 3AN. Но я не знаю - это вообще предел, или есть более быстрые ПЛИСы?