LV26 0 26 октября, 2010 Опубликовано 26 октября, 2010 · Жалоба На мой взгляд среда должна повышать мою производительность и не отвлекать меня на глупые проблемы. Может банальные вещи, которые привычны и которые в других средах как само-собой, я не понимаю? Мне кажется - что у Вас сам стиль проектирования "проблемный", который эти "глупые проблемы" и порождает. Никто под Вас подстраиваться не должен - в том числе и ISE. Принимайте его как он есть. Не нравится - малюйте в Aldec. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Mahagam 0 26 октября, 2010 Опубликовано 26 октября, 2010 · Жалоба А теперь обоснуйте!...обосновываю: Карфаген Схемный ввод должен быть разрушен забыт как страшный сон. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Мур 1 26 октября, 2010 Опубликовано 26 октября, 2010 · Жалоба обосновываю: Карфаген Схемный ввод должен быть разрушен забыт как страшный сон. Что плохого в том, что HDL блоки я собираю в схематике на топ-левел? Всё видно! Собрать 40 квадратиков и увязать по хитрому текстом? А потом себя RTL-вьювером проверять? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
des00 25 26 октября, 2010 Опубликовано 26 октября, 2010 · Жалоба Что плохого в том, что HDL блоки я собираю в схематике на топ-левел? Всё видно! Собрать 40 квадратиков и увязать по хитрому текстом? А потом себя RTL-вьювером проверять? у меня модемы из 300-400 модулей, топы модулей по 30-40 (кол-во сигналов в модуле 8-30) всё текстом и все на виду. Но вообще тема уже обсуждалась Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Мур 1 26 октября, 2010 Опубликовано 26 октября, 2010 · Жалоба Мне кажется - что у Вас сам стиль проектирования "проблемный", который эти "глупые проблемы" и порождает. Никто под Вас подстраиваться не должен - в том числе и ISE. Принимайте его как он есть. Не нравится - малюйте в Aldec. Может быть!.. Объясните зачем в списке символов такое внимание одноразрядным мультиплексорам? Их там туча! Применяют их редко. В основном нужны-то многоразрядные? Ну написал я на VHDL за 10 минут, а мог бы за минуту взять нужный и поставить куда надо... Где выгода. Ладно автомат какой, но мультиплексор? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
LV26 0 26 октября, 2010 Опубликовано 26 октября, 2010 · Жалоба Может быть!.. Объясните зачем в списке символов такое внимание одноразрядным мультиплексорам? Их там туча! Применяют их редко. В основном нужны-то многоразрядные? Ну написал я на VHDL за 10 минут, а мог бы за минуту взять нужный и поставить куда надо... Где выгода. Ладно автомат какой, но мультиплексор? Ну может есть фанатики одноразрядных мультиплексоров и Xilinx пошли им навстречу :-) Выгод в VHDL много... Например вот 2 очевидных: 1) параметризируемость (мне вот интересно - как это в графике Вы сделаете?) 2) платформонезависимость Нарисуйте счетчик синхронный на 128 разрядов - поймете.... а когда нарисуете - сделайте его реверсивным... а потом еще и загружаемым.... а еще потом - по модулю... (модуль задается пинами)... Под Xilinx сделали, а теперь под Lattice, Actel и Altera пож. Встретимся через неделю - Вы как раз успеете нарисовать и скорее всего поймете, что рисовать гораздо неудобно:-) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
sazh 8 26 октября, 2010 Опубликовано 26 октября, 2010 · Жалоба А вообще начальники нынче стали больше финансистами и их не интересует сам процесс создания. Так что все хитрости применения нового это только надувание щёк, чтобы просить больше зарплату. Вот потому, что начальники стали финансистами, их уже не устраивает производительность труда разработчиков, пыхтящих в схемном редакторе. А про деньги - это правильно. Те же. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Мур 1 26 октября, 2010 Опубликовано 26 октября, 2010 · Жалоба Ну может есть фанатики одноразрядных мультиплексоров и Xilinx пошли им навстречу :-) Выгод в VHDL много... Например вот 2 очевидных: 1) параметризируемость (мне вот интересно - как это в графике Вы сделаете?) 2) платформонезависимость Нарисуйте счетчик синхронный на 128 разрядов - поймете.... а когда нарисуете - сделайте его реверсивным... а потом еще и загружаемым.... а еще потом - по модулю... (модуль задается пинами)... Под Xilinx сделали, а теперь под Lattice, Actel и Altera пож. Встретимся через неделю - Вы как раз успеете нарисовать и скорее всего поймете, что рисовать гораздо неудобно:-) Тю! Да что меня убеждать, я прекрасно умею это делать и сам! А в Квартусе Визарды создадут любой счётчик в 15 секунд. Есть разумная достаточность как в том, так и в этом способе. Вы же сами FFT не пишите, а берёте готовый модуль... Тут скорее конфликт поколений. Начальство не понимает проекты на чистом HDL. Им спокойней схема. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
des00 25 26 октября, 2010 Опубликовано 26 октября, 2010 · Жалоба Вы же сами FFT не пишите, а берёте готовый модуль... Ну почему не пишем, пишем и FFT и кодеры различные и мосты и контроллеры %) Все от задачи зависит. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
LV26 0 26 октября, 2010 Опубликовано 26 октября, 2010 · Жалоба Вы же сами FFT не пишите, а берёте готовый модуль... Тут скорее конфликт поколений. Начальство не понимает проекты на чистом HDL. Им спокойней схема. Да, не пишу - и только потому, что мне он (FFT) не нужен :-) Будет нужен - напишу или возьму написанный с OpenCores, но никак не нарисованный (если такие есть в природе). Покажите мне хоть одно нарисованное IP ядро... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
sazh 8 26 октября, 2010 Опубликовано 26 октября, 2010 · Жалоба Тут скорее конфликт поколений. Начальство не понимает проекты на чистом HDL. Им спокойней схема. Нашему поколению повезло. Оно осваивало программируемую логику раньше молодого поколения (Xilinx стал доступен где то с 1996г) За 14 лет остаться на прежнем уровне (игнорируя возможности сегодняшнего дня) - сдается мне это Ваше мнение, а не начальства. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Мур 1 27 октября, 2010 Опубликовано 27 октября, 2010 · Жалоба Да, не пишу - и только потому, что мне он (FFT) не нужен :-) Будет нужен - напишу или возьму написанный с OpenCores, но никак не нарисованный (если такие есть в природе). Покажите мне хоть одно нарисованное IP ядро... Я тоже напишу, только времени это займёт месяца 2... А если начальство узнает, что такой блок есть уже в системе, что будет?... Какой идиот будет рисовать FFT? Вы меня забавляете ... Если бы схематик в ISE был хорошим, это не значит, что я бы рисовал как 15 лет назад схемы. Мне бы было свободнее и быстрее создавать системы в привычной манере. Основной критерий надёжность и скорость. Всё! Я не сторонник ваших крайностей. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
LV26 0 27 октября, 2010 Опубликовано 27 октября, 2010 · Жалоба Я тоже напишу, только времени это займёт месяца 2... А если начальство узнает, что такой блок есть уже в системе, что будет?... Какой идиот будет рисовать FFT? Вы меня забавляете ... Если бы схематик в ISE был хорошим, это не значит, что я бы рисовал как 15 лет назад схемы. Мне бы было свободнее и быстрее создавать системы в привычной манере. Основной критерий надёжность и скорость. Всё! Я не сторонник ваших крайностей. Какие крайности? Делайте - как Вам хочется. Вы поинтересовались - Вам ответили. А надежность и скорость очень часто противоречат друг другу. (если Вы подразумеваете, что надежность - это свойство изделия, а скорость - быстрота разработки). Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
sazh 8 27 октября, 2010 Опубликовано 27 октября, 2010 · Жалоба Если бы схематик в ISE был хорошим, это не значит, что я бы рисовал как 15 лет назад схемы. Мне бы было свободнее и быстрее создавать системы в привычной манере. Основной критерий надёжность и скорость. Всё! Я не сторонник ваших крайностей. А чем он плох, этот схематик. 15 лет назад под вьюлоджиком был самое то. Ничем не хуже Альтеровского. Надежность от способа ввода схемной реализации не зависит. Причем именно при графическом вводе нет поведенческого мышления, и реализация привязана к примитивам и макросам. (Подсознательно выбираются решения, при которых надо меньше рисовать). Про скорость, так любой вчерашний студент быстрее Вас наваяет (он со студенческой скамьи заточен на текст). И Вас на сегодняшний день спасает только опыт. Не более того. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Мур 1 27 октября, 2010 Опубликовано 27 октября, 2010 · Жалоба А чем он плох, этот схематик. 15 лет назад под вьюлоджиком был самое то. Ничем не хуже Альтеровского. Надежность от способа ввода схемной реализации не зависит. Причем именно при графическом вводе нет поведенческого мышления, и реализация привязана к примитивам и макросам. (Подсознательно выбираются решения, при которых надо меньше рисовать). Про скорость, так любой вчерашний студент быстрее Вас наваяет (он со студенческой скамьи заточен на текст). И Вас на сегодняшний день спасает только опыт. Не более того. Прочтите весь топик. Я говорил, чем ущербен схематик. 1. Нельзя просто убрать линию(отводы) или просто переместить. Только полное удаление по всей схеме. 2. Откат после компиляции невозможен. 3. Копирование фрагментов схемы проблемно. ...Я уже приспособился. Вот с удалением линий не смирюсь никак. Раздражает сильно. Линия это просто соединение сигналов между блоками. Если вижу простое решение на уровне простой логики или триггера,- мигом делаю.. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
