[DigitalM 0]

Никогда ранее не занимался матрицами, но вот есть необходимость.

Нашел Actel AGL030 и смотрю, там в документации есть выводы питания ядра и клок.

Причем, клк от 1,5 до 350МГц. Обьясните, какого ядра, какогьо клк???

Если я на плис соберу обычный триггер, то для его работы мне необходимо собрать еще и генератор и питание ядра обеспечить?

[Oldring 0]

Если я на плис соберу обычный триггер, то для его работы мне необходимо собрать еще и генератор и питание ядра обеспечить?

 

Да. Для одного триггера лучше выберите cpld с меньшими требованиями.

[DigitalM 0]

Так а зачем же FPGA синхронизация? Перечитывает данные флешки? А ядро? Там еще и процессор стоит?

Я смотрю, что у CPLD тоже ядро и клк.

Изменено 27 июля, 2010 пользователем DigitalM

[MrYuran 18]

Так а зачем же FPGA синхронизация? Перечитывает данные флешки? А ядро? Там еще и процессор стоит?

Я смотрю, что у CPLD тоже ядро и клк.

Вообще-то без тактирования ни одно более-менее сложное цифровое устройство не работает.

Ядро - не процессорное, а ядро ячеек.

Без питания тоже вряд ли что работать будет.

 

Не поленился, скачал даташит.

Ну и что за клоки вас так смущают?

Я вот ни одного не вижу, не считая джитагового TCK

 

FPGA - это сетка продольных и поперечных линий, в узлах которой находятся конфигурируемые переключатели и базовые ячейки.

Есть обычные линии, а есть клоковые.

Клоковые отличаются наибольшим быстродействием.

Можно конечно такты и на обычные I/O пины подать, но тогда не ждите заявленных 350 МГц

[DigitalM 0]

Вопрос в другом. Я собираю на FPGA или CPLD обычный D триггер. У него, скажем, 4 фунциональных вывода, включая клк.

Надо ли для работы этого триггера подавать еще и синхронизацию и питание ячейкам? Почему ячейки не хотят питаться от VCC?

Вообще мне нужна миниатюрная прг лог матрица на 16 функциональных выводов 3,3В и размером не более 6х6х1мм.

Если кроме этих габаритов, прийдется ставить еще и стабилизаторы и генераторы, то лучше будет собрать на псевдологике.

[MrYuran 18]

Почему ячейки не хотят питаться от VCC?

Почему не хотят? С чего вы это взяли?

[ViKo 1]

Внутренняя структура ПЛИС питается одним напряжением, обычно низким. С целью обеспечения высокого быстродействия. Определяется технологией изготовления кристалла.

Периферийные порты питаются другим напряжением, чтобы быть совместимыми по уровням со стандартной логикой.

Так сейчас и в процессорах делается.

Для триггера тактовая частота нужна? Нужна! Вот ее и надо подать. Другой частоты не нужно. И, поскольку триггер там в каждом логическом элементе, каждому и нужно подать тактовую частоту.

 

 

[DigitalM 0]

Значить я могу подать на ячейки 3.3В. Или для каждой ПЛИС по разному?

[Oldring 0]

Значить я могу подать на ячейки 3.3В. Или для каждой ПЛИС по разному?

 

Безусловно, можете подать.

Но будет ли после этого работать ваша ПЛИС написано в её даташите.

[vvs157 0]

Вообще мне нужна миниатюрная прг лог матрица на 16 функциональных выводов 3,3В и размером не более 6х6х1мм.

А чем тогда ATF22V10C или что-то подобное не устраивает? А FPGA для такой задачи - это атомной бомбой по воробьям

[DigitalM 0]

ATF22V10C - отличное девайсо, но у Атмела проблемы с корпусами. Очень большие.

Хотя TSSOP24 можно впихнуть. Спасибо!

Изменено 27 июля, 2010 пользователем DigitalM

[rv3dll 0]

проектирование на плис это проектирование цифровой схемы. нет разницы на рассыпухе, на вентиляъ или на более больших кубиках типа регистров и счётчиков. начинать надо с этого, а не с фпга.

[MrYuran 18]

А FPGA для такой задачи - это атомной бомбой по воробьям

Ну, смотря солько их, воробьёв-то этих...

Или попугаев

[rv3dll 0]

Ну, смотря солько их, воробьёв-то этих...

Или попугаев

именно - некоторые вместо микросхем логики пик контроллеры припаивают малоногие

[DigitalM 0]

А чем вы эти Atmel-ки программируете?