[Cont 0]

Имеется проект для ПЛИС Virtex4 на базе встроенного процессора PowerPC.

По мере роста проекта и обвешивания процессора различной периферией

результаты синтеза(по-моему предположению) стали непредсказуемыми.

 

Проявляется это в том, что после внесения каких-либо изменений в проект

(или даже без внесения изменений) и перекомпиляции проекта, он перестает

работать. Т.е. к процессору нельзя подключиться с помощью отладчика,

нет сигналов на соответствующих выходах. Иногда происходит так, что проект

работает частично(процессор не работает, часть логики работает).

 

Констрейнты указаны на тактовый сигнал, на шины памяти, результаты синтеза удовлетворительные.

Процессорная система является подмодулем в ISE.

Еще возникает вопрос, нужно ли указывать констрейнты в самом EDK?

 

Как можно найти причину и решить эту проблему?

[DM1206 0]

Какой версии у Вас ISE ?

Почему не собираете прямо в EDK ?

 

[Cont 0]

ISE 11.5

Когда pcore разрастается до больших размеров, включает в себя много файлов и корок из coregen, работать в EDK становится очень сложно

[Mad_kvmg 0]

Вы уверены, что блочная память под загрузчик расположена в соответствие с system_bd.bmm?

 

 

[DM1206 0]

Если XMD не цепляется, БРАМ не при чем.

Бывало такое, основная причина - не стартуют DCM. Проверьте чипскопом LOCKи DCM, на них завязан ресет проца. Проверьте конфиграцию и режимы работы DCM.

Попробуйте по-другому построить блок формирования сетки частот.

 

100% рецепта нет, но мы выходили из ситуации таким образом.

 

PS кореген не рекомендую использовать, очень избыточно и непонятно что внутри. Неудобно в EDK.

[Cont 0]

Спасибо за советы!

1) С блочной памятью все в порядке

2) DCM обязательно проверю завтра на роботе.

Под сеткой частот Вы понимаете частоты, заводимые на PLB/CPU?

Если действительно дело в DCM то какие могут быть альтернативные варианты настройки DCM и по какой причине, настройки предлагаемые по-умолчанию в EDK не работают?

[disel 0]

Если действительно дело в DCM то какие могут быть альтернативные варианты настройки DCM и по какой причине, настройки предлагаемые по-умолчанию в EDK не работают?

 

По причине того, что частоты (входные, выходные) находятся на границе допустимого диапазона или за его пределами. EDK такое допускает ( по крайней мере 10,3). У V4 все достаточно грустно с DCM, пределы частотных диапазонов его работы очень маленькие. Также если частота на входе DCM отсутствует при включении питания, то он может не лочиться, или же лочиться на произвольной частоте. Для корректной работы в этом случае нужен ресет.

[DM1206 0]

Да, согласен с предыдущим постом.

Автор темы, пожалуйста, отпишитесь - как решилась Ваша проблема.

[Cont 0]

Извиняюсь за задержку. Проблему решить не удалось. DCM лочиться и частота на его выходе правильная. В чем же причина?

[Koluchiy 0]

По симптомам я бы предположил 50% вероятности проблем с матчастью.

Если проект не перекомпилировать, а одной и той же прошивкой ("рабочей") прошить несколько раз - запускаться будет стабильно?

[SFx 0]

А попробуйте загрузить старую прошивку, может проблема в железе ?

[Cont 0]

Если проект не перекомпилировать, а одной и той же прошивкой ("рабочей") прошить несколько раз - запускаться будет стабильно?

Да, запускается стабильно.

 

[DM1206 0]

Вы проверили - ВСЕ DCM, задействованные в проекте, лочатся ?

Нет ли предупреждений по частотам DCM при сборке проекта ?

[SFx 0]

неплохо бы Timing Error глянуть ;)

[Cont 0]

DCM лочаться.

Единственное, я не написал раньше(а надо было бы), что у меня тактовый сигнал заходит не на global clock input, а на user pin. Возможно из-за этого.

 

DCM_AUTOCALIBRATION_CPU/clock_generator_0/clock_generator_0/DCM0_INST/Using_D

CM_ADV.DCM_ADV_INST/CPU/clock_generator_0/clock_generator_0/DCM0_INST/Using_D

CM_ADV.DCM_ADV_INST/cd/CLK<6> is sourced by a combinatorial pin. This is not

good design practice. Use the CE pin to control the loading of data into the

flip-flop.

 

Ошибка уже не поправимая, но с ней как-то нужно бороться.

Изменено 30 июля, 2010 пользователем Cont