[%-) 0]

по следующим времянкам вроде всё понятно:

 

Setup - число тактов между опусканиями AMS[] и WE

Hold - число тактов между подъёмами WE и AMS[]

Write - число тактов когда WE=0

 

Непонятно:

 

1)

Transition (переключение между банками) - число тактов когда AMS[]=1 при каждом чтении/записи или когда к разным банкам обращаемся? или когда к SDRAM лезем?

Всегда ли оно есть или не вставляется?

 

2)

AMS[].

Допустим идёт запись данных в одну и туже ячейку памяти много раз подряд.

AMS[] будет дёргаться для каждого слова или опустится вниз на время всей передачи данных?

[vik0 0]

1)

Transition (переключение между банками) - число тактов когда AMS[]=1 при каждом чтении/записи или когда к разным банкам обращаемся? или когда к SDRAM лезем?

Всегда ли оно есть или не вставляется?

There are two cases where contention can occur. The first case is a read

followed by a write to the same memory space.

....

The second case is back-to-back reads from two different

memory spaces. In this case, the two memory devices addressed by the two

reads could potentially contend at the transition between the two read

operations

Выше под "memory space" подразумевается банк асинхронной памяти.

2)

AMS[].

Допустим идёт запись данных в одну и туже ячейку памяти много раз подряд.

AMS[] будет дёргаться для каждого слова или опустится вниз на время всей передачи данных?

At the end of the hold period, AOE deasserts unless this bus cycle is

followed by another asynchronous read to the same memory space.

Also AMSx deasserts unless the next cycle is to the same memory

bank.