[Shtirlits 0]

Добрый день, уважаемые гуру.

 

Любительский вопрос про current mode logic:

 

Из попавшихся мне статей про CML следует, что на высоких частотах (2Ghz в некотором случае) CML может быть выгоднее CMOS по потреблению, хотя и проигрывает по площади.

Мой опыт работы с fpga показывет, что высокочастотные схемы экономичнее, так как при снижении частоты занимаемая площадь растет сильнее.

Осознав всё это представил микроконтроллер с миниатюрным ядром на CML.

Бешеные гигагерцы, одноразрядная арифметика, быстрая реакция на прерывание.

Периферия на CMOS занимается вводом-выводом, поддерживает память и подготавливает данные к шлюзу из CMOS в CML, тактирует периферию. Ядро запитывается и на максимальной частоте выполняет небольшую порцию вычислений. Результат передается снова в CMOS и складывается в память и ввод-вывод. Дальше ядро ждет прерывания, электричества и охлаждения.

 

Можно ли таким образом сделать микропотребляющий контроллер?

Нет ли чего-то на эту тему готового?

Чего стоит почитать, с какими симуляторами и библиотеками поиграть?

[=AK= 17]

Scenix/Ubicom, который долгое время пер примерно в этом направлении, никаких чудес микропотребления не показал. Наоборот, его процы всегда жрали электричество как свиньи. А TI, который диаметрально противоположный подход воплотил в MSP430, тот да, действительно показал чудеса. ;)

[Shtirlits 0]

Далек от сетевых и мультимедиа процессоров, даже не знал о такой фирме.

Почитал, что смог нагуглить, но не понял, почему про неё можно сказать, что она "перла примерно в этом направлении".

Можно ли получить ссылки какие-то по теме?

[zzzzzzzz 0]

....

Можно ли таким образом сделать микропотребляющий контроллер?

...

Можно. И даже мощный супер-проц можно. Только, кому это нужно-то? Всех строителей и "классика" неплохо кормит, зачем тратить деньги на какие-то "хитрые" чудеса? Именно так стоит вопрос. Сегодняшняя стратегия иная - "бац-бац и продавать". Гораздо проще постоянно гнаться к нанометрам, чем вылизывать на достигнутом уровне технологии что-то "волшебное". "А если не будут брать ... ", впендюрить 2, 4, 8 ядер... :rolleyes:

Вот если встанут перед очередной "стеной" технологических возможностей, тогда и можно ожидать повышения интереса к чудесам.

 

ПС. С ростом частоты CML становится всё более выгодным, так как потребление CMOS растет почти прямо пропорционально, а у CML только как отношение выбранного размаха сигналов (порядка 0.1 В) к напряжению питания. Можно грубо оценить так - выбранный ток каскада (источник тока в дифкаскаде) плюс прямопропорциональный рост тока CMOS со слабо растущим питанием 0.1 В (можно линейно интерполировать из CMOS) - это вклад небольшого по амплитуде перезаряда затворов (причем, есть эффект стабилизации амплитуды размаха с ростом частоты).

 

Но! В книжках ни разу не встречал правильных схем CML. Только примитивные, без стабилизаций параметров. А тут можно неплохо "поглумиться". Также, часто показывают идиотские преобразователи CMOS-CML. Судя по всему, работы в этом направлении идут лениво, и финансируются слабо.

 

ПС2. Наиболее интересно было бы говорить не о последовательных реализациях вычислительных схем, а о многоразрядных параллельных и длиной порядка 20 логических каскадов между преобразователями амплитуд. При этом схематика CML становится даже экономичнее по площади.

Правда, это уже не банальные "палка-огуречик", а СВЧ-топология. Требует мастера и качественного моделирования.

[Shtirlits 0]

Но! В книжках ни разу не встречал правильных схем CML. Только примитивные, без стабилизаций параметров.

Имеется в виду автоматический подбор тока? В документе ниже ток для основной схемы определяется макетом самой напряженной части.

http://bwrc.eecs.berkeley.edu/People/Facul...ations/p126.pdf

 

многоразрядных параллельных и длиной порядка 20 логических каскадов между преобразователями амплитуд.

А гигагерцы останутся или в этом и заключается искусство?

[zzzzzzzz 0]

Имеется в виду автоматический подбор тока? В документе ниже ток для основной схемы определяется макетом самой напряженной части.

http://bwrc.eecs.berkeley.edu/People/Facul...ations/p126.pdf

Во-первых, нужно стабилизировать размах сигнала, фиксируя коэффициент усиления каждого каскада в последовательной цепи около 1. Иначе не получится длинных цепочек из ячеек - либо сигнал быстро затухнет, либо будет недопустимо большой размах - пропадут гигагерцы.

Во-вторых, нужна термокомпенсация. Из тех же соображений.

В-третьих, неплохо бы экономить ток - "подбавлять" только в моменты переключений.

Ну, и еще много всяких в-

Я встречал кучу якобы гениальных схем ячеек, на входе и выходе которых обязательно стоят преобразователи CMOS-CML и CML-CMOS соответственно. В этом нет ни малейшего смысла, поднять частоту так не получится ощутимо. Плюс к этому, преобразователи должны быть весьма хитры - раскачивать сигнал нужно постепенно, а не сразу. Иначе опять-таки потери скорости неизбежны. Ну, и вопросы синхронизации очень кусаются - надо выдавать параллельный результат не теряя скорости.

 

А гигагерцы останутся или в этом и заключается искусство?

Только в этом случае они и останутся. И это и есть искусство. Т.е. всю вычислительную цепь надо рассматривать как единое целое СВЧ аналоговое творение. При этом необходимы и всяческие вспомогательные стабилизирующие и компенсирующие "кусочки". И, конечно, СВЧ-топология с учетом всех паразитов и мер борьбы с помехами и т.п.

В книжках всего не говорят - типа, ноу хау. Только идеи-принципы, без конкретики.

 

А насколько Ваш вопрос "чисто любительский"?

Уж не удумали ли Вы удивить "просвещенное человечество" сразу пентиумом-10?

Может, пора к Вам в список покорителей небывалых частот записываться?

[Shtirlits 0]

А насколько Ваш вопрос "чисто любительский"?

На 100% любительский, от безделья читаю что попадется, а попадается вот такое...

 

добавил:

Но почему именно параллельный дизайн? Ведь его трудно реализовать, места он занимает. Если говорить о микроконтроллере - конкуренте msp430, то быстродействие не требуется в 1000 раз поднять. Компактное последовательное ядро можно вылизать как хочется. Если бы не память, то и на отечественных процессам можно делать маленькие по площади контроллеры.

[zzzzzzzz 0]

Но почему именно параллельный дизайн? Ведь его трудно реализовать, места он занимает. Если говорить о микроконтроллере - конкуренте msp430, то быстродействие не требуется в 1000 раз поднять. Компактное последовательное ядро можно вылизать как хочется. Если бы не память, то и на отечественных процессам можно делать маленькие по площади контроллеры.

Можно и так. Считать надо, что лучше для конкретного случая.

Говорить же о конкурентах серийно выпускаемым МК, вообще-то, имеет еще меньше смысла. Никому это не нужно, серьезно.

Самая логичная область применения CML - быстрая и длинная математическая обработка больших потоков данных.

Экономия площади интересует всех в последнюю очередь.

[Losik 1]

Во-первых, нужно стабилизировать размах сигнала, фиксируя коэффициент усиления каждого каскада в последовательной цепи около 1. Иначе не получится длинных цепочек из ячеек - либо сигнал быстро затухнет, либо будет недопустимо большой размах - пропадут гигагерцы.

Во-вторых, нужна термокомпенсация. Из тех же соображений.

В-третьих, неплохо бы экономить ток - "подбавлять" только в моменты переключений.

Ну, и еще много всяких

возможно у вас есть ссылки на более-менее адекватные статьи?

[zzzzzzzz 0]

возможно у вас есть ссылки на более-менее адекватные статьи?

С детальным рассмотрением проблем статей не встречал, только ознакомительного характера. Часть из них пробегала и здесь. Все тонкости схемотехники и топологии можно постигать при непосредственном проектировании и моделировании, - сразу всё наглядно и понятно.

Нарисуйте схемку по-развесистее из "книжки" и помоделируйте в Spice. Ничего там сверхсложного нет, просто частоты высокие. :rolleyes:

До практического изготовления ощутимо больших CML-модулей мне, правда, дойти не довелось, - никому это не нужно пока оказалось.