rloc 57 28 декабря, 2012 Опубликовано 28 декабря, 2012 · Жалоба Оставлю-ка я себе и другим ссылку по системному проектированию DDSВстроенного IP-ядра с 48-битной арифметикой и аппроксимацией по Тейлору вполне хватает. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
VCO 0 28 декабря, 2012 Опубликовано 28 декабря, 2012 · Жалоба Встроенного IP-ядра с 48-битной арифметикой и аппроксимацией по Тейлору вполне хватает. Да, согласен, тем более, что всё загрубляется и усредняется рандомизацией... ... Ну вдруг кому-то приспичит! Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Dimidrol 0 28 декабря, 2012 Опубликовано 28 декабря, 2012 · Жалоба Встроенного IP-ядра с 48-битной арифметикой и аппроксимацией по Тейлору вполне хватает. Пока не требуется подавать на ЦАП данные в полифазно разложенном виде :) Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Lmx2315 5 28 декабря, 2012 Опубликовано 28 декабря, 2012 · Жалоба Пока не требуется подавать на ЦАП данные в полифазно разложенном виде :) в чём сарказм? ..к примеру, я не смогу выше упомянутым путём получить точный квадратурный выход с ПЛИС на ЦАП ? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
LV26 0 29 декабря, 2012 Опубликовано 29 декабря, 2012 · Жалоба Всем доброго времени суток! Хочу сделать DDS со следующими характеристиками: - разрядность 16 бит - частота преобразования 2 ГГц - выходная частота до 1 ГГц Реально ли это реализовать на современной элементной базе? Точно не знаю, кого лучше спрашивать, поэтому разместил тему в разных разделах форума. Если еще актуально http://www.euvis.com/products/ic/index.html#dds Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Dimidrol 0 2 января, 2013 Опубликовано 2 января, 2013 · Жалоба в чём сарказм? ..к примеру, я не смогу выше упомянутым путём получить точный квадратурный выход с ПЛИС на ЦАП ? Когда ЦАП лопает сразу несколько выборок за такт оптимальный ЦВС придется собирать ручками. Что приятно Xilinx в своем ядре предусмотрел синтез таблицы памяти с аппроксимацией, отдельно от счетчика фазы. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
VCO 0 3 января, 2013 Опубликовано 3 января, 2013 · Жалоба Если еще актуально http://www.euvis.com/products/ic/index.html#dds Спасибо, это немного не по теме. Уже многократно обсуждалось в чём преимущества дискретного варианта DDS над интегральным. Эта фирма тоже упоминалась. AD9913/AD9914 тоже уже преодолели планку 2 ГГц, но сохранили 12-разрядный формат ЦАП, 16-разрядный формат фазы и 32-разрядный параллельный интерфейс. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
BlackOps 0 5 января, 2013 Опубликовано 5 января, 2013 · Жалоба Мне еще вот что интерестно, в случае использования AD9739А, прокатит ли данный проект если будет выполнен на FR-4 материале? Да еще так чтобы можно было использовать этот чип по максимуму его возможностей для генерации выходного сигнала? т.к. материал с Роджерс параметрами, да еще и многослойный (на двух слоях этот чип с ФПГА ну никак не соединить) будет очень дорогим. Если так посмотреть там не 5 гигов на выходе, но и не относительно низкие частоты тоже. Да, ну и еще выходной сигнал в общемто не будет по всей плате ходить, на выходе фильтр, и к разъему SMA. Стоит ли рискнуть попробовать сделать на стандартном FR-4 плате? да и еще надо будет разобратся, обязательно ли мне виртекс покупать для работы с этим чипом, т.к. в принципе спартан6 с меткой -3, может с помощью Сердеса доходить до 1Гбпс скорости передачи по дифференциалу, думаю в общем пока над этим. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Dimidrol 0 5 января, 2013 Опубликовано 5 января, 2013 · Жалоба Мне еще вот что интерестно, в случае использования AD9739А, прокатит ли данный проект если будет выполнен на FR-4 материале? Да еще так чтобы можно было использовать этот чип по максимуму его возможностей для генерации выходного сигнала? т.к. материал с Роджерс параметрами, да еще и многослойный (на двух слоях этот чип с ФПГА ну никак не соединить) будет очень дорогим. Если так посмотреть там не 5 гигов на выходе, но и не относительно низкие частоты тоже. Да, ну и еще выходной сигнал в общемто не будет по всей плате ходить, на выходе фильтр, и к разъему SMA. Стоит ли рискнуть попробовать сделать на стандартном FR-4 плате? да и еще надо будет разобратся, обязательно ли мне виртекс покупать для работы с этим чипом, т.к. в принципе спартан6 с меткой -3, может с помощью Сердеса доходить до 1Гбпс скорости передачи по дифференциалу, думаю в общем пока над этим. Да вроде проблем не было, мы на fr4 делали. Вопрос в том, что вы считаете максимумом возможностей? Тем не менее от материала результат не сильно зависит. Спартан похоже работать должен, но возможно не вовсем диапазоне тактоаых, хотя мы сами не пробовали. На 5 виртексе и на 6 все работает. Кстати если заинтересует – можем поделится (возмездно) опытом и мезонинным модулем собственой разработки для отладки ml605 с данной микросхемой. Подробности расскажу в личке. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
LV26 0 5 января, 2013 Опубликовано 5 января, 2013 · Жалоба Да вроде проблем не было, мы на fr4 делали. Вопрос в том, что вы считаете максимумом возможностей? Тем не менее от материала результат не сильно зависит. Спартан похоже работать должен, но возможно не вовсем диапазоне тактоаых, хотя мы сами не пробовали. На 5 виртексе и на 6 все работает. Кстати если заинтересует – можем поделится (возмездно) опытом и мезонинным модулем собственой разработки для отладки ml605 с данной микросхемой. Подробности расскажу в личке. Вот тут все безвозмездно... кроме "железа" конечно http://wiki.analog.com/resources/fpga/xilinx/fmc/ad9739a Исходники есть. Или у Вас есть что-то поинтереснее? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
BlackOps 0 5 января, 2013 Опубликовано 5 января, 2013 · Жалоба Вот тут все безвозмездно... кроме "железа" конечно http://wiki.analog.com/resources/fpga/xilinx/fmc/ad9739a да. спасибо, я этот линк уже нашел, начинаю смотреть потихоньку. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
BlackOps 0 6 января, 2013 Опубликовано 6 января, 2013 · Жалоба Да вроде проблем не было, мы на fr4 делали. А какой чип использовали для подачи клока на АД9739А? Тоже ADF4350 который на тестовой плате Аналог Девайса? Или какой то другой? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Dimidrol 0 6 января, 2013 Опубликовано 6 января, 2013 · Жалоба А какой чип использовали для подачи клока на АД9739А? Тоже ADF4350 который на тестовой плате Аналог Девайса? Или какой то другой? Да, 4350. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться