[AutoSerg 0]

Прошу прощения, попробую изложить конкретнее. Есть такая задумка:

Необходимо собрать устройство, которое бы снимало ФЧХ и АЧХ емкостного датчика (предполагаемый диапазон изменения 10пФ - 200пФ) на частотах диапазона (100кГц - 10МГц) и отправляло полученные результаты на ПК для дальнейшей математической обработки и систематизации.

В качестве перестраиваемого генератора рассматриваю микросхему AD5932. Схему измерения фазы собираю на трех компараторах max9690(На входы первого подем сигнал с генератора и GND,на входы второго - сигнал с датчика и GND, а на 3й - выходы первых двух компараторов, на его выходе получим импульс, длительность которого пропорциональна изменению фазы сигнала датчика). По условию ошибка измерения фазы не должна превышать 5%. Тогда получаем, что на максимальной частоте - 10МГц, частота таймера должна быть 200МГц для обеспечения условия допустимой ошибки....

 

Это невозможно обеспечить на контроллере!!

 

Спасибо за помощь! Буду искать другие методы измерения фазы, буду рад любому совету как провести такое измерение на контроллере cy7c68013 и без него...

[alevnew 0]

Отведал и я сего счастья... запустил микросхемину с драйвером CYUSB. Прога на дельфи. лазает нопрямую к драйверу.. шлёт пакеты (bulk) нормально, принимает тоже нормально, но при условии, что они есть. Если пакетов на приём нет - вешает винду (XP) так, что никакой диспетчер задач не помогает...

Искал-искал, как этому драйверу сказать, что не надо ждать пакета вечно, но так и не нашёл...

Вопрос: как обойти сию ситуацию?

 

 

вопрос снят.

ответ: ABORT_PIPE.

 

Спасибо, очень помог!

А то бы еще пару дней мозг парил.

[aal 0]

Хочу попробывать на этом чипе сделать аудио устройство. Возникают вопросы.

 

А кто-нибудь пробовал на этом чипе реализовать вывод асинхронного изохронного канала с явной обратной синхронизацией? Правда, скорее всего, для этого чипа это не возможно, т.к. нельзя задать 2 ендпоинта с одним и тем же номером. Может как-то можно обойти эту проблему? Всё это (ИМХО) крайне мало и мутно описано.

 

Или придётся делать неявную обратную связь? Но тогда как быть с USB-AUDIO спецификацией? Ведь нельзя делать не выключаемый восходящий поток. Что будет, коли не включил "запись" с устройство - канала то для неявной обратной связи не будет.

 

И ещё вопрос: в винде из драйвера как-то можно достучатся до регистра, изменяющего частоту SOF? Просто это ещё один способ регулирования потока.... Тогда можно попробывать свою версию асинхроного вывода сделать. Опрашивая интеруптную точку узнавать о степени заполнения фифо и корректировать частоту соф.

[Kabron 0]

Хочу попробывать на этом чипе сделать аудио устройство. Возникают вопросы.

 

А кто-нибудь пробовал на этом чипе реализовать вывод асинхронного изохронного канала с явной обратной синхронизацией? Правда, скорее всего, для этого чипа это не возможно, т.к. нельзя задать 2 ендпоинта с одним и тем же номером. Может как-то можно обойти эту проблему? Всё это (ИМХО) крайне мало и мутно описано.

 

Или придётся делать неявную обратную связь? Но тогда как быть с USB-AUDIO спецификацией? Ведь нельзя делать не выключаемый восходящий поток. Что будет, коли не включил "запись" с устройство - канала то для неявной обратной связи не будет.

 

И ещё вопрос: в винде из драйвера как-то можно достучатся до регистра, изменяющего частоту SOF? Просто это ещё один способ регулирования потока.... Тогда можно попробывать свою версию асинхроного вывода сделать. Опрашивая интеруптную точку узнавать о степени заполнения фифо и корректировать частоту соф.

http://www-user.tu-chemnitz.de/~heha/baste...20den%20PC/fx2/

http://www-user.tu-chemnitz.de/~heha/baste...fx2/ads8402.png

[PDA 0]

Добрый день!

Работаю с платой KNJN FX2 FPGA boards ( http://www.knjn.com/FPGA-FX2.html ) версия Xylo-L , на которой для обмена по USB используется Cypress CY7C68013. Столкнулся с отсутствием в документации файла ucf - сейчас меня интересует соотвествие пинов FPGA и CY7C68013. Если у кого есть данные, поделитесь пожалуйста. Может у кого найдется разводка платы или эл.-принципиальная схема?

[AndreyS 0]

Добрый день!

Работаю с платой KNJN FX2 FPGA boards ( http://www.knjn.com/FPGA-FX2.html ) версия Xylo-L , на которой для обмена по USB используется Cypress CY7C68013. Столкнулся с отсутствием в документации файла ucf - сейчас меня интересует соотвествие пинов FPGA и CY7C68013. Если у кого есть данные, поделитесь пожалуйста. Может у кого найдется разводка платы или эл.-принципиальная схема?

 

 

Добрый день.

Ради интереса сходил по вашей ссылке. Вы внимательно изучали тот сайт??Вот тут есть ссылка на этот документ

Конкретно страница 40.

Я думаю что там есть все что вам нужно.

[PDA 0]

AndreyS, спасибо, но на 40 странице часть схемы платы saxo, а не xylo. И там нет данных о пинах ПЛИС.

Решение найдено - нашлась более полная версия документации, а с ней и нужный файл.

 

Может кому пригодиться.

NET "clk"  LOC = "p181" | IOSTANDARD = LVCMOS33;

NET "FX2_FD[0]"  LOC = "p192" | IOSTANDARD = LVCMOS33;
NET "FX2_FD[1]"  LOC = "p187" | IOSTANDARD = LVCMOS33;
NET "FX2_FD[2]"  LOC = "p189" | IOSTANDARD = LVCMOS33;
NET "FX2_FD[3]"  LOC = "p190" | IOSTANDARD = LVCMOS33;
NET "FX2_FD[4]"  LOC = "p172" | IOSTANDARD = LVCMOS33;
NET "FX2_FD[5]"  LOC = "p171" | IOSTANDARD = LVCMOS33;
NET "FX2_FD[6]"  LOC = "p168" | IOSTANDARD = LVCMOS33;
NET "FX2_FD[7]"  LOC = "p167" | IOSTANDARD = LVCMOS33;
NET "FX2_flags[0]"  LOC = "p169" | IOSTANDARD = LVCMOS33;
NET "FX2_flags[1]"  LOC = "p174" | IOSTANDARD = LVCMOS33;
NET "FX2_flags[2]"  LOC = "p175" | IOSTANDARD = LVCMOS33;
NET "FX2_PA_2"  LOC = "p178" | IOSTANDARD = LVCMOS33;
NET "FX2_PA_3"  LOC = "p179" | IOSTANDARD = LVCMOS33;
NET "FX2_PA_4"  LOC = "p180" | IOSTANDARD = LVCMOS33;
NET "FX2_PA_5"  LOC = "p161" | IOSTANDARD = LVCMOS33;
NET "FX2_PA_6"  LOC = "p160" | IOSTANDARD = LVCMOS33;
NET "FX2_PA_7"  LOC = "p159" | IOSTANDARD = LVCMOS33;
NET "FX2_SLRD"  LOC = "p185" | IOSTANDARD = LVCMOS33;
NET "FX2_SLWR"  LOC = "p186" | IOSTANDARD = LVCMOS33;

NET "LED[0]"  LOC = "p146" | IOSTANDARD = LVCMOS33;
NET "LED[1]"  LOC = "p147" | IOSTANDARD = LVCMOS33;
NET "pushbutton"  LOC = "p148" | IOSTANDARD = LVCMOS33;

NET "RxD"  LOC = "p193" | IOSTANDARD = LVCMOS33; 
NET "TxD"  LOC = "p196" | IOSTANDARD = LVCMOS33; 

NET "Ethernet_RDp"  LOC = "p150" | IOSTANDARD = LVCMOS33;
NET "Ethernet_TDm"  LOC = "p152" | IOSTANDARD = LVCMOS33;
NET "Ethernet_TDp"  LOC = "p151" | IOSTANDARD = LVCMOS33;

[janus 0]

Вопрос, наверное, больше к PDA, но может кто-то еще работает с платками от KNJN....Очень бы хотелось посмотреть на примерчики из startup-kit от Xylo или Saxo... Выложите, плс либо в закрома, либо на рапиду....Буду чрезвычайно признателен...

[PDA 0]

Вопрос, наверное, больше к PDA, но может кто-то еще работает с платками от KNJN....Очень бы хотелось посмотреть на примерчики из startup-kit от Xylo или Saxo... Выложите, плс либо в закрома, либо на рапиду....Буду чрезвычайно признателен...

выложил примеры из sdk для обеих плат. Только эти примеры мало пригодны для использования в реальных приложениях - в основном только для проверки работоспособности и демонстрации. Сейчас делаю свой приемопередатчик.

test_prj_xylo.rar

test_prj_saxo.rar

[PDA 0]

Сейчас делаю свой приемопередатчик.

Свой блок в ПЛИС, управляющий обменом данных данных по USB с помощью CY.

[janus 0]

выложил примеры из sdk для обеих плат.

 

Спасибо.

[spindelsinn 0]

такой вопрос.

Нужно реализовать демодулятор, подключенный к компьютеру через USB. Демодулятор выдает DVB поток на ПК и управляется по шине I2C. Можно ли при помощи CY7C68013A реализовать такую схему, при которой устройство по USB выдавало информацию и управлялось? То есть CY7C68013A был подключен как к шине данных так и к I2C, различал эти сигналы и отсылал в нужном направлении.

Изменено 29 октября, 2009 пользователем spindelsinn

[Serg_Sm 0]

Какого объема DVB-поток?

В общем случае такое сделать можно, если данных идет не более 30-40Мбайт/с. Желательно добавить к CY7C68013A внешнюю FIFO.

[spindelsinn 0]

в параллельном режиме частота тактового сигнала примерно 5МГц, так что должно хватить.

А каким образом это реализуется?

[Rok 0]

Задам здесь свой вопрос.

 

Режим: Slave FIFO, Synchronous Mode, AUTOOUT, EP6, Double Buffering, Bulk type, size 512, WordWide - 16 bits FD[15:0].

На другом конце 68013 висит Спартан-3. Ну и он является мастером для Slave FIFO. Identify использую, чтобы тупо смотреть временные диаграммы ФИФО интерфейса внутри FPGA.

CyConsole вполне себе нормально видит мой девайс.

 

Провожу тест номер раз: Из CyConsole посылаю, к примеру, 7 байт. Флаг not-Empty сразу появляется, читаю данные из FIFO. Какие-то непонятные данные читаются из FIFO.

 

Провожу тест номер два: Полностью перегружаю девайс. Т.е. всё с нуля.

Из CyConsole посылаю 512 байт. Флаг not-Empty сразу появляется, читаю данные из FIFO. Вижу только первые 2 байта. Посылаю снова 512 байт. И снова 2 байта. Первые 2 байта 512 байтовой посылки каким-то образом появляются, а остального нету.

Причем эти 2 байта висят в течении всего времени чтения из FIFO.

Т.е. эти 2 байта записываются во все адреса буфера.

 

Чтение организовано просто. Флаг empty задерживается на один такт и присваивается флагу чтения.

 

Что-то, где-то не так.

Дайте наводку, please.