[STT 0]

Здравствуйте! Народ, я тут разбираюсь с PCI ядром от SET 32/33 Target. У меня все файлы исходника VHDL. Уже почти все промоделировал, пока работает (на поведенческом уровне). Теперь синтез и реализация (делаю все в Алдеке на XC2S100). В документации сказано что есть еще файл временных и топологических ограничений fpga_top.ucf. Вот все что говорится в доке про него:

«

Правильное использование временных и топологических ограничений

гарантирует при их выполнении правильное функционирование всего

устройства на необходимой частоте.

В первой секции с помощью конструкции «LOC» задано

месторасположение портов ввода/вывода:

# PAD Location

NET "AD_p<0>" LOC = "p65";

Во второй секции задаются стандарты ввода/вывода и при

необходимости подтягивающие резисторы. Для сигналов шины PCI задается

стандарт:

# IO STANDART

NET AD_p<*> IOSTANDARD = PCI33_3;

Третья секция описывает временные группы:

# Timing Groups

INST "AD_p<*>.PAD" TNM = "PCI_DATA_PAD";

INST "FRAMEn_p.PAD" TNM = "PCI_CTRL_PAD";

Созданны две временные группы:

PCI_DATA_PAD, PCI_CTRL_PAD

Четвертая группа содержит временные ограничения, задающие

рабочую тактовую частоту, и гарантирующие выполнение временных

требований, накладываемых спецификацией шины PCI

# Physical & Timing Constrains

NET "CLK_p" TNM_NET = "CLK_p";

OFFSET = IN 7 ns BEFORE "CLK_p";

OFFSET = OUT 11 ns AFTER "CLK_p";

TIMESPEC "TS_CLK_p" = PERIOD "CLK_p" 33 MHz HIGH 50 %;

TIMESPEC "TS_PC2FF" = FROM "PCI_CTRL_PAD" TO "FFS" 10 ns;

TIMESPEC "TS_FF2PC" = FROM "FFS" TO "PCI_CTRL_PAD" 10 ns;

TIMESPEC "TS_PD2FF" = FROM "PCI_DATA_PAD" TO "FFS" 10 ns;

TIMESPEC "TS_FF2PD" = FROM "FFS" TO "PCI_DATA_PAD" 10 ns;

»

У кого нибудь есть это файл ??? Или может что-нибудь похожее с вашего проекта, а я переделаю под свой.

А то ведь не засинтезируется в кристалл как надо!

[RKOB 0]

Могу закинуть тебе готовый файл на мыло(токо я использую ядро PCI v5.0. Xilinx)!

[STT 0]

Могу закинуть тебе готовый файл на мыло(токо я использую ядро PCI v5.0. Xilinx)!

<{POST_SNAPBACK}>

Пожалуйста закиньте. Спасибо!

[gab 0]

Вот от платы XDSP-3PC

fpga_top.rar