vasta 0 3 июля, 2009 Опубликовано 3 июля, 2009 (изменено) · Жалоба Народ, помогите разобраться. Или даже не так. Поделитесь опытом) Вот есть у меня плис (альтера в моем случае). Производитель пишет, что такие-то ноги относятся к таким-то банкам. Отсюда вроде бы следует, что если схемотехника позволяет использовать не все банки, то так и нужно сделать. То есть, все запихнуть в 1 банк, а другой оставить свободным. (Или не так??) Отсюда вопрос. Насколько это критично. То есть допустим я не хочу мучиться с разводкой и задействую пины как мне удобно. А могу помучиться и работать с одним банком. Есть ли смысл делать второе? Изменено 3 июля, 2009 пользователем vasta Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
AJIEKCEu 0 3 июля, 2009 Опубликовано 3 июля, 2009 · Жалоба Насколько я понимаю, банки критичны когда у вас на один плис заходят разные стандарты. Один требует 3,3В, другой 2,5, третий 1,8. Вот тогда вы будете разводить разные напряжения по разным банкам. А если у вас во всем плисе внешние ноги требуют одинакового опорного напряжения - вы можете наплевать на банки и разводить ПЛИС целиком. Только будьте внимательны к клокам. По-крайней мере в Xilinx есть "региональные" линии синхронизации. А если и синхронизация глобальная - тогда проблем быть не должно. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
vasta 0 3 июля, 2009 Опубликовано 3 июля, 2009 · Жалоба Вовово Вы хорошо и коротко сформулировали мой вопрос. То есть если проект подразумевает единое питание и глобальную синхронизацию, на банки можно наплевать? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
MrYuran 27 3 июля, 2009 Опубликовано 3 июля, 2009 · Жалоба То есть если проект подразумевает единое питание и глобальную синхронизацию, на банки можно наплевать? Возможно, ещё как-то связано с энергопотреблением. Если и на это наплевать, то пожалуй можно. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
VladimirB 1 3 июля, 2009 Опубликовано 3 июля, 2009 · Жалоба Производитель пишет, что такие-то ноги относятся к таким-то банкам... Как уже отмечали выше основное ограничение при разпределении выводов по различным банкам - это применение различных стандартов ввода вывода с различными напряжениями питания, т.е. если используется стандарты LVCMOS33 c напряжением питания 3.3 В и LVDS25 c напряжением питания 2.5 В то они должны быть разнесены по разным банкам. При разводке высокоскоростных проектов с большим числом одновременно меняющихся выходов ПЛИС желательно равномернее распределять выводы (нагрузку) между банками, т.к. у каждого банка отдельные выводы питания и земли и соответственно свои фильтрующие конденсаторы по питанию. Во время переключения большого числа выходов в одном банке может возникнуть просадка питания и появление выбросов на земле, за счёт индуктивности цепей питания и земли банка. Обычно в даташите на ПЛИС указано какое число одновременно переключающихся выводов может быть в банке. Например, Xilinx рекомендует задействовать не более 70% выводов в банке. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Beby 8 3 июля, 2009 Опубликовано 3 июля, 2009 · Жалоба То есть если проект подразумевает единое питание и глобальную синхронизацию, на банки можно наплевать? Нет плавать на банки не надо... у разных "сторон" ПЛИС имеются различные особенности IOB... обычно со "сторонами" ПЛИС связанны и конкретные банки. Например, в ПЛИС Xilinx для распространения clock на конечном участке обычно используются горизонтальные длинные линии, соответственно, IOB "сверху" и "снизу" имеют заметно более низкую разницу прихода фронтов clock, по сравнению с "боковыми" столбцами IOB. Вот на количество SSO (Simultaneously Switcing Outputs) необходимо обратить пристальное внимание, как и указал ранее ответивщий: При разводке высокоскоростных проектов с большим числом одновременно меняющихся выходов ПЛИС желательно равномернее распределять выводы (нагрузку) между банками, т.к. у каждого банка отдельные выводы питания и земли и соответственно свои фильтрующие конденсаторы по питанию. Во время переключения большого числа выходов в одном банке может возникнуть просадка питания и появление выбросов на земле, за счёт индуктивности цепей питания и земли банка. Обычно в даташите на ПЛИС указано какое число одновременно переключающихся выводов может быть в банке. Например, Xilinx рекомендует задействовать не более 70% выводов в банке. Если у Вас высокая частота коммутации, или требуется большой постоянный ток, то игнорирование ограничений на SSO приведёт к плачевным последствиям. Например, есть у меня проект в котором ПЛИС эмулирует 23 пары LVPECL 3.3V, в итоге только статическое токопотребление составило 0.55А (!), а если учесть еще и динамическое токопотребление, то совсем тоскливо становиться... благо преобразователь питания расчитан на статическое потребление в 1А, а частота коммутаций не превышает 100МГц. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
BRD 0 6 июля, 2009 Опубликовано 6 июля, 2009 · Жалоба Разделение по банкам дает возможность использовать различные драйверы для выводов, в том числе и дифференциальных. Так же это способ равномерно распределить нагрузку по всей ПЛИСе, во избежание нежелательных эффектов. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться