maegg 0 25 августа, 2004 Опубликовано 25 августа, 2004 · Жалоба Извините, что-то запутался, может кто подскажет, как написать на VHDL суммирование двух чисел со знаком разной разрядности и конечно чтоб это все синтезировалось. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
cms 0 26 августа, 2004 Опубликовано 26 августа, 2004 · Жалоба Если числа в доп.коде (по умолчанию) и фиксированной разрядности: Arg1(n-1 downto 0) и Arg2(m-1 downto 0), n > m то Arg2 до разрядности n можно расширить следующим способом: Arg2_extended <= Arg2(m-1) & Arg2(m-1) ..(n-m раз).. &Arg2(m-1) & Arg2(m-2 downto 0); , т.е расширяете знаковы Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться