[карамболь 0]

совершенно случайно заметил такую особенность, при перепрограмировании регистров (периода и DUTY), форма сигнала меняет полярность, хотя соответствующий бит не меняется, причем глюк сей проявляется время от времени. Сначала я грешил на то, что меняю значения обоих рег-ров в процессе работы (хотя и отключаю соответствующий ШИМ ), изменил софт, теперь изменение значания регистров происходит в соответствии с даташитом (с использованием региста PWM_CUPDx и бита CPD), однако не помогло. Вот думаю, а не баг ли это чипа? полазил на сайте атмела в поиска ерраты - не нашел, если у кого есть буду премного благодарен, ну и за советы конечно. Спасибо.

[ivn 0]

Errata находиться в конце документа AT91SAM7S Series Preliminary

_http://www.atmel.com/dyn/resources/prod_documents/doc6175.pdf

 

возможно ето твой случай

 

40.7.4.4 PWM: Constraints on Duty Cycle Value

Setting Channel Duty Cycle Register (PWM_CDTYx) at 0 in center aligned mode or at 0 or 1 in left aligned mode may change the polarity of the signal.

Problem Fix/Workaround

Do not set PWM_CDTYx at 0 in center aligned mode.

Do not set PWM_CDTYx at 0 or 1 in left aligned mode.

[карамболь 0]

Errata находиться в конце документа AT91SAM7S Series Preliminary

_http://www.atmel.com/dyn/resources/prod_documents/doc6175.pdf

 

возможно ето твой случай

 

40.7.4.4 PWM: Constraints on Duty Cycle Value

Setting Channel Duty Cycle Register (PWM_CDTYx) at 0 in center aligned mode or at 0 or 1 in left aligned mode may change the polarity of the signal.

Problem Fix/Workaround

Do not set PWM_CDTYx at 0 in center aligned mode.

Do not set PWM_CDTYx at 0 or 1 in left aligned mode.

 

огромное спасибо )) похоже то, что и искал, единица там вполне могла закрасться в left aligned mode.

забавно, млин, у меня тот же документ, только без ерраты )) бывает же такое )

Изменено 30 января, 2009 пользователем карамболь