[dsp 0]

Сделали прототип устройства на Xilinx 4 fx 60, подключили DDR, пишем одни значения, читаем вообще ерунду какую то, стоит EDK 9.1 Sp2, в контроллере DDR тайминги пробовали стандартные оставлять по Jedec, пробовали по даташиту ставить на память , все равно не работает, а на плате memec все работает как часы. В чем может быть дело?

[cioma 0]

Если один и тот же проект FPGA на одной плате работает, а на другой - нет, то, возможно дело в плате (разводке, целостности сигналов, качестве питания).