AlexZabr 0 17 ноября, 2008 Опубликовано 17 ноября, 2008 · Жалоба Кажется у меня в проэкте балаган со сбросами (есть счетчики, модули памяти (FIFO) и т.д.). В timing симуляции при изменении сброса (в коде) тем или иным блокам/счетчикам вдруг перестают работать другие счетчики и/или модуль FIFO... Наткнулся на рекоммендации использования GSR (библиотечная компонета глобального Resetа которая вроде сбрасывает все что сбрасывается в чипе по комманде со входа), читал в хелпе, не уверен что понял все на 100%. Там есть примеры кода, но как-то кучно... вроде нужно использоватх атрибуты для синтезатора согласно хелпу (во избежании сокращения сего элемента синтезатором), использовал их, но так и не понял дало ли результат. RTL viewer не показывает никакого элемента GSR, поведение в timing simulation не изменилось. Буду благодарен ежели кто поделится своим опытом использования GSR в FPGA/CPLD Латиса, т.е. как правильно кодировать и использовать его. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
