[NeoN 0]

Вам, что 288 Мбит надо? Или 144 разряда??? Они ж разного объема есть... И, повторяю, это - промышленный стандарт. Большинство sync SRAM так организовано.

[prototype 2]

В предыдущем посте есть даташит AS7C33128FT18B где новый адрес на каждый такт. Правда вам потребуется 8 таких микросхем.

А вы не смотрели двухпортовую память. Я знаю что такие микросхемы есть вот только 1 M слово это много.

Тогда все ваши проблемы решаются пишите с одной стороны читаете там где надо!

<{POST_SNAPBACK}>

Имхо имея циклон и 133-х мегагерцовую статику dxp сам себе построит двухпортовку, причём за значительно меньшие деньги. Правда 18-ти мегабитная синхронная статика тоже весит будь здоров (хотя ранее dxp сказал что на фоне стоимости прибора плюс - минус 100 баксов ничего не значат).

[Serega Doc 0]

2 prototype

 

Заметте что dxp не делает случайных выборок из всей памяти. А задача как сами видите потоковая просто задачка преобразовать поток.

А пример я привел для SDRAM потому как не помню точных времянок DDR (сколько тактов на активацию строки и др.) но производительность там больше чем у SDRAM на вскидку процентов на 40 т. к. данные по двум фронтам.

 

Значит наши 4 слова из буфера будут прочитаны за 2 такта.

Так что считайте сами за какое время сможете записывать данные в память и потом за какое время сможете отдать эти данные наружу (уже преобразованные) Раза в 2 быстрее чем из статической памяти.

[NeoN 0]

Кстати, 1M x 18 SSRAM не так уж и дорого стоит...

[Gate 0]

Внесу и я свои 5 копеек в обсуждение:

Во-первых, мало какие фпга работают с qdr памятью, первые циклоны точно не работают.

Во-вторых, люди, которые советуют ddr - явно теоретики, и с ней сами не работали. Аргументирую:

1. ddr память требует непростого контроллера, кот. занимает ~1000 le в циклоне (альтеровский DDR SDRAM Controller Compiler 3.2.0)

2. ddr память требует на плате:

- питания 2.5в

- подтяжки около 1.6в (точно не помню) через резисторы

- согласования длинн проводников данных

- очень аккуратной разводки

- хорошего текстолита и хорошего изготовителя этой ПП

 

По сравнению с SSRAM применение в данной задаче DDR просто неумно.

[prototype 2]

2 prototype

 

Заметте что dxp не делает случайных выборок из всей памяти. А задача как сами видите потоковая просто задачка преобразовать поток.

А пример я привел для SDRAM потому как не помню точных времянок DDR (сколько тактов на активацию строки и др.) но производительность там больше чем у SDRAM на вскидку процентов на 40 т. к. данные по двум фронтам.

 

Значит наши 4 слова из буфера будут прочитаны за 2 такта.

Так что считайте сами за какое время сможете записывать данные в память и потом за какое время сможете отдать эти данные наружу (уже преобразованные) Раза в 2 быстрее чем из статической памяти.

<{POST_SNAPBACK}>

 

Ага в том то и дело, но если в СДРАМ писать фуллпэйджем, то читать придется одиночные слова. И это реальность данная нам в ощущениях, так устроена матрица в динамической памяти. Короче хрен редьки не слаще. Проблема не в чтении потоком и не в записи, проблема в том что для динамики два эти режима не совместимы в данной задаче. А вот со статикой - проблем нет. На самом деле в этой задаче практически никакая динамика не сможет спорить даже с асинхронной статикой, не говоря о синхронной. Ну не крестятся в динамике два ортогональных потока :tongue: .

[des00 25]

2 prototype

 

Заметте что dxp не делает случайных выборок из всей памяти. А задача как сами видите потоковая просто задачка преобразовать поток.

А пример я привел для SDRAM потому как не помню точных времянок DDR (сколько тактов на активацию строки и др.) но производительность там больше чем у SDRAM на вскидку процентов на 40 т. к. данные по двум фронтам.

 

Значит наши 4 слова из буфера будут прочитаны за 2 такта.

Так что считайте сами за какое время сможете записывать данные в память и потом за какое время сможете отдать эти данные наружу (уже преобразованные) Раза в 2 быстрее чем из статической памяти.

<{POST_SNAPBACK}>

 

Ага в том то и дело, но если в СДРАМ писать фуллпэйджем, то читать придется одиночные слова. И это реальность данная нам в ощущениях, так устроена матрица в динамической памяти. Короче хрен редьки не слаще. Проблема не в чтении потоком и не в записи, проблема в том что для динамики два эти режима не совместимы в данной задаче. А вот со статикой - проблем нет. На самом деле в этой задаче практически никакая динамика не сможет спорить даже с асинхронной статикой, не говоря о синхронной. Ну не крестятся в динамике два ортогональных потока :tongue: .

<{POST_SNAPBACK}>

 

Да и вообще поставить виртекс 4, до 10МБит встроенной рамы :)) и сделать все внутре :)

Хотя может я неправильно посчитал :)

[dxp 69]

Кстати, объясните, кто знает, тонкую разницу между сигналами ADSP и ADSC (за исключением того, что ASDP приоритетнее). Зачем их два?

 

И накой там этот burst режим, если внутренний счетик всего на два бита. Все равно максимум через четыре обращения надо новый адрес метать. В чем глубокий смысл?

[v_mirgorodsky 0]

Метну ка и я свои пять копеек :) Для Вашей задачи ничего кроме статической памяти не подходит, хотя предыдущие ораторы не раз это говорили Вам до меня. Даже в простейших случаях синхронная динамическая память чрезвычайно геморойна в управлении, а микросхем на два мегабита Вы сейчас нигде не найдете. Минимум начинается с 4-8 мегабит на корпус. И что Вы будете с этим объемом памяти делать?

 

По поводу burst режимов. На сколько я помню, их можно и не использовать. В зависимости от того, будете Вы использовать ADSP или ADSC и будет выбираться burst режим или одиночное чтение. По моему, так, точно не помню, поскольку давно уже дело было. Burst режим хорошо использовать для экономии мощности. Дернуть (перезарядить входные емкости входов и выходов) 18-20 линий адреса каждый такт намного менее выгодно, чем дернуть их же один раз в четыре такта.

 

Еще в Вашем случае могут быть вопросы с частой сменой с чтения на запись. Каждый такой переход потребует одного такта задержки. Избежать его можно используя ZBT SRAM. У нее этот вопрос решается за счет симметричной ковееризации в обе стороны.

[dxp 69]

Метну ка и я свои пять копеек :) Для Вашей задачи ничего кроме статической памяти не подходит, хотя предыдущие ораторы не раз это говорили Вам до меня. Даже в простейших случаях синхронная динамическая память чрезвычайно геморойна в управлении, а микросхем на два мегабита Вы сейчас нигде не найдете. Минимум начинается с 4-8 мегабит на корпус. И что Вы будете с этим объемом памяти делать?

Я ни секунды и не сомневался в том, что мне нужна статика. Более того, статика сейчас и используется. Только она асинхронная. Накувыркался с ней, теперь хочу синхронную поставить. Если посмотреть начало темы, то можно увидеть, что никакие динамические памяти я даже не рассматривал и, более того, наоборот вступил в спор с предлагающими делать на ней. И сам исходный вопрос содержал прямо и название микросхемы синхронной статической памяти 1Мх18.

 

Еще в Вашем случае могут быть вопросы с частой сменой с чтения на запись. Каждый такой переход потребует одного такта задержки. Избежать его можно используя ZBT SRAM. У нее этот вопрос решается за счет симметричной ковееризации в обе стороны.

<{POST_SNAPBACK}>

Да, спасибо, я в курсе. Но мне этот такт не критичен. Видимо, на Flow-through и остановлюсь.

[Diod 0]

У нас в проекте мы сталкивались с похожей проблемой (Обработка изображений). Выбрали ZBT SRAM производства IDT и нежалели. Запустился сразу, хотя плата была двухстороняя, протравленная в условиях близких к кухонным. Тестировали правда только до 40MHz (не было нужды подымать выше).

 

Data sheet:

IDT71T75802ds.pdf