[domowoj 0]

Вывод!

Делай все как надо - и не будет никаких казусов!

[Николай Иванович Приходько 0]

Странно, а я думал что эта задержка уже включена в первое преобразование.

Нет. Первое холостое преобразование нужно делать, чтобы инициализировать модуль АЦП, поэтому его нужно делать даже в том случае, если питание на модуль АЦП (установкой бита ADEN) подали несколько часов назад. Тем более что время первого преобразования зависит от выбранной частоты тактирования модуля АЦП, и оно может меняться в весьма широких пределах. Тогда как длительность переходных процессов при подаче питания на модуль АЦП фиксирована и не зависит от частоты его тактирования.

 

Не подскажите в какой момент времени после переключения канала в ADMUX,соответствующий пин подключаеться к Sample-Hold ?

Меня тоже интересует этот вопрос :) Но ответа на него я не нахожу.

 

А если выходное сопротивление ИСТОЧНИКА очень высокое, то первый результат верный ?

Простите. ОписАлся. Разумеется всё наоборот. :)

Изменено 7 октября, 2008 пользователем Николай Иванович Приходько

[VladimirYU 0]

Нет. Первое холостое преобразование нужно делать, чтобы инициализировать модуль АЦП, поэтому его нужно делать даже в том случае, если питание на модуль АЦП (установкой бита ADEN) подали несколько часов назад. Тем более что время первого преобразования зависит от выбранной частоты тактирования модуля АЦП, и оно может меняться в весьма широких пределах. Тогда как длительность переходных процессов при подаче питания на модуль АЦП фиксирована и не зависит от частоты его тактирования.

Меня тоже интересует этот вопрос :) Но ответа на него я не нахожу.

 

 

Простите. ОписАлся. Разумеется всё наоборот. :)

 

А можно ссылочку необходимоть холостого преобразования. Никогда им не пользовался и проблем небыло. Часто о нем слышал ткните пожалуйста (а то фантом какой то получается). Насчет выборки, как раз все расписано. См. DS для меги128 рис 110, 111, 112.

[domowoj 0]

Вот на русском, почти даташиит(хотя и не без ошибок)

Микроконтроллеры AVR семейств Tiny и Mega фирмы Atmel

http://lord-n.narod.ru/walla.html

 

Первое преобразование на один такт больше.

[singlskv 0]

Нет. Первое холостое преобразование нужно делать, чтобы инициализировать модуль АЦП, поэтому его нужно делать даже в том случае, если питание на модуль АЦП (установкой бита ADEN) подали несколько часов назад. Тем более что время первого преобразования зависит от выбранной частоты тактирования модуля АЦП, и оно может меняться в весьма широких пределах. Тогда как длительность переходных процессов при подаче питания на модуль АЦП фиксирована и не зависит от частоты его тактирования.

Первое преобразование не холостое и даташит на этот счет говорит однозначно:

A normal conversion takes 13 ADC clock cycles. The first conversion after the ADC is switched

on (ADEN in ADCSRA is set) takes 25 ADC clock cycles in order to initialize the analog circuitry.

То есть 12 лишних ADC циклов для настройки аналога, и уж поверьте что эти 12

циклов рассчитанны для худшего случая, те fADC=200Кгц, так что даже первое преобразование

уже правильное.

Единственный вариант когда нужно делать "холостое" преобразование, когда

опрос АЦП должен быть регулярно, а 25 ADC циклов слишком много, тогда при инициализации АЦП

делаем "холостое" преобразование.

Ну и конечно если выходное сопротивление источника велико, но в этом случае и одного доп.

преобразования может быть мало и при этом теоритических +-0,5LSB никогда не достичь.

Меня тоже интересует этот вопрос :) Но ответа на него я не нахожу.

Дык в даташите есть ответ:

The actual sample-and-hold takes place 1.5 ADC clock cycles after the start of a normal conversion

and 13.5 ADC clock cycles after the start of an first conversion.

То есть всего 1,5 ADC цикла, и начинаются они не после ADCSRA |= (1 << ADSC),

а после реального старта преобразования, те когда после выдачи ADCSRA |= (1 << ADSC)

подоспеет очередной фронт fADC.

[Николай Иванович Приходько 0]

Первое преобразование на один такт больше.

Не на один, а на 12. Курите датушит.

A normal conversion takes 13 ADC clock cycles. The first conversion after the ADC is

switched on (ADEN in ADCSRA is set) takes 25 ADC clock cycles in order to initialize

the analog circuitry.

 

для худшего случая, те fADC=200Кгц,

200кГц - это не худший случай, а номинальный. Худший - это Fadc=1МГц и большое выходное сопротивление источника сигнала

[singlskv 0]

200кГц - это не худший случай, а номинальный. Худший - это Fadc=1МГц и большое выходное сопротивление источника сигнала

для 200кГц 10бит номинально

для 1МГц 8бит,

так что примерно один фиг, доп. 12 тактов fADC хватит в любом варианте...

А большое выходное сопротивление источника сигнала...,

дык даташит его однозначно регламенирует:

The ADC is optimized for analog signals with an output impedance of approximately 10 kΩ or

less.

Так что если у Вас больше, это Ваши сложности...

[Николай Иванович Приходько 0]

для 200кГц 10бит номинально

для 1МГц 8бит,

так что примерно один фиг, доп. 12 тактов fADC хватит в любом варианте...

12 тактов при Fadc=1МГц длятся по времени в 5 раз меньше чем при Fadc=200кГц.

А Вы говорите "один фиг".

 

А если брать в расчёт нижнюю границу "нормы" 50 кГц... 200кГц, то и в 20 раз

Изменено 7 октября, 2008 пользователем Николай Иванович Приходько

[singlskv 0]

12 тактов при Fadc=1МГц длятся по времени в 5 раз меньше чем при Fadc=200кГц.

А Вы говорите "один фиг".

а 10бит к 8битам как соотносятся ?

[domowoj 0]

Не на один, а на 12. Курите датушит.

A normal conversion takes 13 ADC clock cycles. The first conversion after the ADC is

switched on (ADEN in ADCSRA is set) takes 25 ADC clock cycles in order to initialize

the analog circuitry.

Звиняйте Дядьку.

"И на старуху бывает проруха"