[Yura Gritsay 0]

Здраствуйте!

И так суть. да дело. Есть некий источник который может генерировать сигнал в 4 разных интерфейсах в зависимости от заданых условий(LVCMOS,LVPECL,LVDS,CML). Этот сигнал должен принять Spartan и обработать. У меня есть несколько соображение на этот счёт, хотелось бы услышать ваше мнение.

Планируется использовать внешний буфер для обработки сигнала.

(По большому счёту нужен конвертор 3 в 1 для деференционных интерфейсов с LVCMOS всё просто и понято.) Проблема №1: согласование лини между источником и буфером.

 

Варианты в лоб и не очень.

 

1) Поставить 4 сокета, согласовать для каждого линию связи с отдельным буфером. В зависимости от интерфейса источник вставлять в соответсвующий сокет.

Недостатки: много места и не красиво.

 

2)Сокет один на выходе, которого стоит управляемый мультиплексор, дальше 4 согласованые лини, 4 буфера и Спартан. Тут возникают вопрос: что использовать в качестве мультиплексора релюхи или цыфровые ключи? Тут надо росказать о сигнале источника, это частота в диапазоне от 1 до 800 MHz(для LVCMOS до 200MHz). Цыфровой ключ может исказить характеристики сигнала, а он нужен в первозданном виде. А с релюхами получится довольно громосткая схема.

 

3)Один сокет, один буфер! Как согласовать линию между сокетом и буфером?(Как буфер можно использовать MAX9378 и делитель там очень кстати) Я поискал немного, в атаче файл где описано как согласовывать нужные мне интерфейсы.Так вот там на стр.21 Figure 24 есть интересная схемка(выбросившы C,R1,R2) и в место Vterm поставить програмируемый источник напряжения с ключом для перехода в Z состояние(для LVDS) Вопрос: можно ли такую идею использовать для перепрограмирования линии согласования?

 

Ну вроде всё. Заранее всем спасибо! Нуждаюсь в критике и дельном совете.

 

slla120.pdf собственно сам файл.

[Beby 5]

Смотреть файл лень... Поэтому расскажу про грабли (сапёрские) на которые наткнулся с Virtex-E (Startan-2E), дабы Вы ненароком на них же не попались.

 

Было 2 микросхемы связанных по Xilinx LVPECL. Как-то раз одна из ПЛИС не запрограммировалась, а вторая начала выдавать LVPECL сигнал. В таком состоянии простояло 3 часа. В итоге у Virtex-E (незапрограммированного) повредились входы, на которые приходили LVPECL сигналы (входной 100 ом резистор - внешний). Не сгорели, но задержка входного сигнала возросла на 3-7 нс (по разному на разных входах).

 

Если несколько не в тему, то заранее извиняюсь.

[DmitryR 0]

Файл посмотрел, но ниасилил: много букофф. Поэтому если нетрудно - уточните задачу. Ибо пока непонятно, что мешает просто LVDS принять на Xilinx. В последних Spartan (A,E) даже резистор внутри есть, а в первых (без буковок) есть DCI, да и внешний резистор нетрудно вроде поставить.

[Beby 5]

...что мешает просто LVDS принять на Xilinx. В последних Spartan (A,E) даже резистор внутри есть...

Вот только YGin надо еще и LVPECL принимать. Официально его могут принять только Spartan-2E и Spartan-3A. Выходы же имеет только Spartan-2E (и то в Xilinx LVPECL вариации). На ряд вопросов о том, как заставить работать выходы Spartan-3A устойчиво с LVPECL, Xilinx support посоветовать мне провести моделирование при помощи HiperLinx и IBIS моделей с учетом моей частоты передачи данных (утверждая, что при "низких" частотах все будет работать, так же как при "высоких" - устойчиво работать точно не будет).

 

Если YGin входов хватит - прекрасно,.. но если понядобяться еще и выходы в LVPECL, то - как повезет...

[Yura Gritsay 0]

Если YGin входов хватит - прекрасно,.. но если понядобяться еще и выходы в LVPECL, то - как повезет...

Xilinx должен только принимать сигналы!

Но тут есть нюанс, я собираюсь использовать буфер который примет ANY и выдаст LVDS которой и скушает Xilinx, суть вопроса немного в другом. Как мне сделать программируемую линию согласования между источником и буфером!

(Вот только теперь понял что может немного не тот раздел форума выбрал, если это так то прошу модераторов перенести тему в нужный).

 

 

2 DmitryR

 

Ок попробую объяснить. Есть два устройства, одно из которых может генерировать сигнал в одном из трёх интерфейсов передачи данных (LVPECL,LVDS,CML) и вот эти сигналы должен принять Spartan 3E. Судя с ответа, Вы предлагаете просто поставить 100 Ом на деф. пару(что рекомендуют по согласованию LVDS) и не согласовывать никак другие интерфейсы. И так оно будет работать?

 

Если кто подскажет как прикреплять эскизы выложу прямо в тему вопрос.

[DmitryR 0]

Есть два устройства, одно из которых может генерировать сигнал в одном из трёх интерфейсов передачи данных (LVPECL,LVDS,CML) и вот эти сигналы должен принять Spartan 3E. Судя с ответа, Вы предлагаете просто поставить 100 Ом на деф. пару(что рекомендуют по согласованию LVDS) и не согласовывать никак другие интерфейсы. И так оно будет работать?

Нет, так оно работать конечно скорее всего не будет. Я и представить не мог задачу по одной физической линии передевать разностандартные сигналы. А зачем, если не секрет? Неужто нельзя зафиксировать стандарт и в нем работать? Настроить буфер у передающей микрухи всегда на LVDS.

[Yura Gritsay 0]

А зачем, если не секрет?

Устройство должно измерять параметры сигнала источника. Сам девайс что то типа простенького осциллографа.

 

Неужто нельзя зафиксировать стандарт и в нем работать? Настроить буфер у передающей микрухи всегда на LVDS.

Нет нельзя, я думал над этим решением и это вариант №1 описанный выше в теме.

 

Ок давайте я попробую немного уточнить вопрос!

В файле более наглядно описан 3 вариант, кто то может, уверено сказать будет такое работать или нет? Или попробовать?

interface.doc