[Sergei_Ilchenko 0]

В макете системы имеется потребность "вывести удаленно" из системы ЧБ ЖКИ дисплей без контроллера. Удаленность - не более 2-х метров :07:

 

ЖКИ 320*240 точек.

Контроллер ЖКИ в FPGA CycloneIII целевой системы.

Количество сигналов необходимых для работы ЖКИ - 10 цепей.

Все сигналы синхронны между собой.

Максимально необходимая частота "семплирования" этих сигналов - 4МГц.

 

Есть мысль, преобразовать сигналы в 1 последовательный поток и вывести в виде 1-й пары LVDS без синхронизации. Для синхронизации с пакетами использовать преамбулу.

 

На удаленной стороне обратное преобразование и вывод сигналов на ЖКИ. Если обнаруживается отсутствие линка, отключать ЖКИ. Удаленная сторона уже есть в наличии.

 

Несколько вопросов:

 

1. 2 метра - не много, нужна ли буферизация входных/выходных сигналов LVDS CycloneIII ? Если да, то какие буферы принято использовать или какие наиболее доступные/распространненые (регион - Санкт-Петербург количество - 3 изделия :laughing: ибо макет) ?

 

2. Реально можно обходится одной парой LVDS ? Или все-же требуется обязательная трансляция клока ? Понятное дело, что с обоих "сторон" подразумевается использование PLL, правда в голове не складывается как они будут синхронизироваться. Каша в голове :unsure:

 

3. В стандартных мегафункциях Altera есть alt_lvds_tx/rx. Работают ли они с одной парой ?

Условия в общем-то никакие, можно сделать приемник и передатчик по одной паре самостоятельно. Но наверняка уже все придумано...

 

Проясните пожлст.

[BSACPLD 15]

1. По поводу нескольких метров все в порядке.

Я на Cyclone II (EP2C8T144C6N) передавал сигналы со скоростью до 400 Мб/с на расстояние до 2,5 м.

Передача велась по гибкому шлейфу (два земляных провода - LVDS пара - два земляных провода, и т. д.).

Естественно полное согласование по входу и по выходу.

2. LVDS можно использовать лишь как электрический стандарт, а протокольную часть сделать самостоятельно (например, старт-бит, данные, стоп-бит).

Для alt_lvds_rx опорный тактовый сигнал обязателен.

3. Сделайте две пары (по гибкому шлейфу, разъемы IDC-10) и не мучайтесь.

 

С уважением, Сергей.

[Sergei_Ilchenko 0]

Спасибо.

А параметры согласования можно уточнить? Что конкретно применяли вы ?

Какие резисторы или что там... Про стандарты знаю, но думаю быстрее на словах передать.

У меня нет лишних пар LVDS.

[BSACPLD 15]

Кабель на 100 или 110 Ом - соответственно терминирующие резисторы на входе 100 или 110 Ом.

Я использовал 0805, точность 5%. Расстояние от микросхемы до согласующего резистора < 2,54 см.

В Cyclone III уже есть встроенные резисторы для согласования по выходу, правда, не во всех банках.

Если нет встроенных резисторов в нужном банке, то ставится согласующая цепь из 3 резисторов.

Схема и расчет есть в datasheet. Более подробно о стандарте LVDS можно почитать в документации фирмы National.

Вместо гибкого шлейфа еще можно использовать кабель CAT5.

LVDS.rar

[-Al- 0]

У меня нет лишних пар LVDS.

Посмотрите в сторону кодирования 8B10B

[Sergei_Ilchenko 0]

Спс. Курю.

[sazh 8]

Спс. Курю.

 

Если просто вынести, зачем интеоектуальное устройство на оконечнике ваять.

Да еще и с источником питания на 2.5В для lvds.

Есть же преобразователи например sn65lvds31,32

[-Al- 0]

Если просто вынести, зачем интеоектуальное устройство на оконечнике ваять.

Да еще и с источником питания на 2.5В для lvds.

Есть же преобразователи например sn65lvds31,32

Видимо поэтому:

Количество сигналов необходимых для работы ЖКИ - 10 цепей.

Все сигналы синхронны между собой.

Максимально необходимая частота "семплирования" этих сигналов - 4МГц.

 

Есть мысль, преобразовать сигналы в 1 последовательный поток и вывести в виде 1-й пары LVDS без синхронизации. Для синхронизации с пакетами использовать преамбулу.

[Sergei_Ilchenko 0]

Все верно, только устройство уже есть со всеми обвязками для ЖКИ и стабилизаторами. Лишних IO практически тоже нету. Проект думается накидаю быстро.

Про 2,5В напрочь упустил :maniac: Гвоздь бы в голову забить.