[Эляна 0]

Вы умело цепляетесь за неточности и уводите дискуссию в сторону.

В Жекиных и Ваших картинках есть существенная неточность: моделируются разные схемы, что, вообще говоря, некорректно. Жека добавил микросхемы для того, чтобы можно было промоделировать ситуацию с параллельными и непараллельными проводниками. Теперь мысленно отбросим микросхемы в Жекиных и Ваших вариантах. Останутся сегменты проводников. При авторазводке минимальный зазор задается в правилах (приходится повторяться) и соответствует расстоянию между параллельными проводниками при “классической” трассировке. При any-angle трассировке среднее расстояние между проводниками всегда будет больше. Именно в этом смысле Жекины картинки имеют отношение к обсуждаемой теме, а Ваши – нет. Именно в этом смысле говорилось о нарушении DRC.

 

Но если изначальные предпосылки моделирования неверны, то не имеет значения в чем моделировать.

 

Изначальные предпосылки одинаковы – Hyper Linx c идентичными настройками. Различие только в топологии.

 

Если же Вы имеете в виду г-на Потапова, то уж извините меня. Юрий относительно неплохой специалист, отличный менеджер :beer: , но никак не может быть конечной инстанцией при решении столь деликатных вопросов. ИМХО.

 

Что касается приведенной цитаты, то извинения нужно просить у г-на Потапова. ИМХО. :)

 

Вы тоже наивно считаете что количество виасов есть основополагающий аргумент в пользу Топора? Неужели на плате, которая имеет больше 20000 ПО разных типов (причем, в силу особенностей DRC, изменить количество типов отверстий нельзя) экономия, скажем в 500 ПО сыграет погоду?

 

Уменьшение числа межслойных переходов – лишь один из аргументов. По поводу цифр: обычно TopoR дает сокращение числа межслойных переходов на двухслойных платах в два-три раза, а на многослойных – на 30-40% .

40% от 20 000 будет немного больше, чем 500.

 

Обьясните мне, несведующему, зачем их регулировать, помехи перекрестные? Да еще и в широких пределах.

А нужно ли их "регулировать"? вот второй вопрос. На сколько я знаю, в тактируемой шине, к примеру, взаимное влияние разрядов этой шины друг на друга не имеет никакого практического интереса для рассмотрения.

 

Нужно было сразу объяснить свою точку зрения: перекрестные помехи не существуют как явление; рассчитывать их не нужно; специалисты из Hyper Linx, Microwave Office, Simberian Inc просто морочат людям голову.

[Uree 1]

...При any-angle трассировке среднее расстояние между проводниками всегда будет больше

 

Ну с чего вдруг??? Я могу и обычными правилами прописать зазор больше, чем это по своей логике сделает ТопоР. Особенно если воспользуюсь правилами для регионов, а Спекктра львиную долю трассировки именно через регионы и делает, и правила для них отличаются очень сильно - возьмите какой-нить серъезный проект для Аллегро и отправьте его в трассировку. ДО-файл от сотен килобайт до нескольких мегабайт объема, и все это правила... Думаете ТопоР может все это за Вас додумать?

[Эляна 0]

Я предполагала, что ответ будет именно таким. Действительно, в Спектре задать больший зазор можно, например, в два раза. Проблема только в том, что Спектра с таким зазором плату (в данном случае конкретную) вообще не разведет (можете попробовать).

[Uree 1]

Какую именно конкретную?:) В каких местах я хочу сделать зазор в два раза большим, а в каких считаю это некритичным - ТопоР об этом знает, или он мои мысли читает? Мне НЕ НУЖНО увеличивать "средний" зазор между всеми подряд цепями, но одну группу нужно отвести по возможности подальше от остальных. В Топоре я смогу это сделать? Именно для одной группы и возможно только в некоторых зонах платы?

[Эляна 0]

Какую именно конкретную?

 

Пока речь шла только об одной плате :)

Можно выложить еще, картина будет примерно такая же.

[Uree 1]

Во-во, а мне например примерно та же картина не нужна. Или как Вы мне предлагаете делить PCI, USB и RF - руками? Так руками я это и так сделаю, в любой системе. Вопрос как потом проверить правильность...

[bigor 0]

"Классический" вид дает несколько лучший результат - 115 против 170 мВ.

Собственно, это то что я и ожидал услышать.

Можно подвести маленький итог: для уменьшения кросталков определяющим является не непаралельность линий (что, по сути, есть одной из фишек Топора), а максимальная их удаленность друг от дуга, независимо паралельны они или нет.

Теперь дальше. Вторая фишка Топора - уменьшение количества слоев.

Давайте промоделируем два варианта:

Первый - две линии шириной 150мкм , толщиной 35мкм, с зазором 150мкм (длинной скажем в 10мм).

Второй - все то-же, но при наличии референсного земляного слоя, расположенного на расстоянии 150мкм от проводников.

Если не затруднит, промоделируйте и озвучте результат.

Только, возвращаясь к исходной теме, где Вы видели автороутер, трассирующий в таком классическом стиле?

Так уж сложилось, в виду специфики проектируемых плат, что автотрассировщиками я не пользуюсь уже года два, наверное. Только интерактив.

Вообще-то на высоких частотах каждое виа - это паразитный элемент в цепи, вносящий в нее рассогласование. Поэтому задача грамотных разводчиков "Чем меньше виа, тем лучше"

Но не в ущерб суммарной длине ;)

Совершенно верно. Потому в сложных проектах и появляются дополнительные сигнальные, а с ними и референсные слои, цель которых обеспечить лучшее согласование и минимизировать наличие неоднородностей. С точки зрения Топора эти слои зачастую лишние. Ведь зачем делать восьмислойку, если Топор все упихнет в ДПП (хоть и с нарушениями зазоров).

Скажите пожалуйста, с какими рабочими частотами в проектах Вы сталкивались?

Вам по аналоговой и цифровой частям отдельно? Без разделения по типам сигналов? Просто максимальную цифру назвать?

 

Вы умело цепляетесь за неточности и уводите дискуссию в сторону.

Спасибо Вам на добром слове. Хоть что-нибудь я делаю умело :crying: .

Касаемо неточностей - много маленьких неточностей и небольших заблуждений в итоге дают нерабочее устройство. По этому я и пытаюсь эти неточности прояснить, в меру своих способностей.

В Жекиных и Ваших картинках есть существенная неточность: моделируются разные схемы, что, вообще говоря, некорректно. Жека добавил микросхемы для того, чтобы можно было промоделировать ситуацию с параллельными и непараллельными проводниками. Теперь мысленно отбросим микросхемы в Жекиных и Ваших вариантах. Останутся сегменты проводников. При авторазводке минимальный зазор задается в правилах (приходится повторяться) и соответствует расстоянию между параллельными проводниками при “классической” трассировке. При any-angle трассировке среднее расстояние между проводниками всегда будет больше. Именно в этом смысле Жекины картинки имеют отношение к обсуждаемой теме, а Ваши – нет. Именно в этом смысле говорилось о нарушении DRC.

Эляна. Давайте не будем спорить впустую о правомерности или неправомерности чего-либо. Что имеет отношение, а что не имеет.

Просто посмотрите на конечные результаты расчетов Евгения: кросталки в цепях, разведенных в стиле Топора выше чем при обычном способе трассировки.

Это не мои заявки - это расчет моего опонета в дискуссии.

Что касается приведенной цитаты, то извинения нужно просить у г-на Потапова. ИМХО. :)

г-на Потапов. Искренне прошу прощения, что назвал Вас неплохим специалистом :beer: и отличным менеджером :beer: :beer: , который в наше непростое время способен приучить народ к правильным отношениям между разработчиками и пользователями :a14: .

Нужно было сразу объяснить свою точку зрения: перекрестные помехи не существуют как явление; рассчитывать их не нужно; специалисты из Hyper Linx, Microwave Office, Simberian Inc просто морочат людям голову.

Не передергивайте. Сарказм Вам не к лицу.

[Oblivion 0]

Можно подвести маленький итог: для уменьшения кросталков определяющим является не непаралельность линий (что, по сути, есть одной из фишек Топора), а максимальная их удаленность друг от дуга, независимо паралельны они или нет.

Принимается. Не зря моя формула не учитывала углы :)

 

Давайте промоделируем два варианта:

Первый - две линии шириной 150мкм , толщиной 35мкм, с зазором 150мкм (длинной скажем в 10мм).

Второй - все то-же, но при наличии референсного земляного слоя, расположенного на расстоянии 150мкм от проводников.

А здесь вот какой прикол. Без референсного слоя в стэкапе Хайперлинкс вааапще ничего не считает.

Так что все мои опыты базировались на 2-слойке с нижним референсным слоем.

 

Совершенно верно. Потому в сложных проектах и появляются дополнительные сигнальные, а с ними и референсные слои, цель которых обеспечить лучшее согласование и минимизировать наличие неоднородностей. С точки зрения Топора эти слои зачастую лишние. Ведь зачем делать восьмислойку, если Топор все упихнет в ДПП (хоть и с нарушениями зазоров).

Безусловно, полигональные слои нужны, обычно через каждые 2 сигнальных слоя. Однако, в упомянутом проекте все 8 слоев были сигнальные. Таким образом, Топор сделал вместо 8 сигнальных слоя 2. Кто же мешает высвободившиеся 6 слоев занять полигонами?

Насчет нарушения зазоров - не надо ля-ля, как было 6 милс, так и осталось

 

Вам по аналоговой и цифровой частям отдельно? Без разделения по типам сигналов? Просто максимальную цифру назвать?

Интересует цифра главным образом. Просто хочу понять, до каких частот можно работать, особо не парясь по поводу наводок :)

[bigor 0]

Принимается. Не зря моя формула не учитывала углы :)

:beer:

А здесь вот какой прикол. Без референсного слоя в стэкапе Хайперлинкс вааапще ничего не считает.

Так что все мои опыты базировались на 2-слойке с нижним референсным слоем.

:07: Опаньки. Не ожидал .

То есть, по логике создателей Гиперлинка, кросталки без референсного подслоя либо не нужно моделировать, либо они не нуждаются в моделировании. Так что-ли?

Тогда давайте промоделируем ситуацию: зазор к плэйну 100мкм и 500мкм. Будет ли разница? И какова она?

А на остаток давайте еще сравним полученные данные с вариантом, когда рассматриваемые проводники расположены между двумя плейнами. С зазором, по 100мкм к каждому.

Безусловно, полигональные слои нужны, обычно через каждые 2 сигнальных слоя. Однако, в упомянутом проекте все 8 слоев были сигнальные. Таким образом, Топор сделал вместо 8 сигнальных слоя 2. Кто же мешает высвободившиеся 6 слоев занять полигонами?

8 сигнальных. И плэйновых нету? Очень интересно глянуть на это безобразие , которое Топор в итоге привел к ДПП, хотя и голимой. ИМХО.

Насчет нарушения зазоров - не надо ля-ля, как было 6 милс, так и осталось

Надо-надо :) . Поскольку 6мил (~150мкм, если по людски?) зазора это совсем не те зазоры об которых я говорю. Гляньте внимательно на два соседних чипа, расположенных в нижнем левом углу. Нормальный технолог прибил бы конструктора, который так расставляет элементы.

Интересует цифра главным образом. Просто хочу понять, до каких частот можно работать, особо не парясь по поводу наводок :)

Ок. Слаботочные аналоговые до 100МГц. Цифра (LVTTL и т.п.) до 166МГц. Память всякая под 600МГц. LVDS - 800МГц.

Только я никогда не говорил, что не парюсь по поводу кросталков, помех и пр. Еще как парюсь. Другое дело что моделировать даже не пытаюсь. Для оценки наличия и взаимного влияния хватает знания и опыта (буду откровенным - не всегда, но тогда здорово выручают товарищи), а получение каких-либо точных значений не имеет особого практического смысла.

Кстати. Встречный вопрос. Что по Вашему сложнее проектировать LVTTL на сотне полутора, или LVDS под полгига? ;)

[Uree 1]

Что по Вашему сложнее проектировать LVTTL на сотне полутора, или LVDS под полгига? ;)

 

Мне сложнее LVTTL, просто потому, что там всегда больше цепей:)

[Oblivion 0]

Сейчас прогнал в Хайперлинкс демо-плату Altium, в Топорной и Спектровской версиях. Действительно, Спектра тоже может развести ее в 2 слоя. Однако по наводкам она опять продула вчистую - 1348 против 185 мВ :smile3009:

Проекты и репорты прилагаю.

Предвосхищая наезды технологов - данные топологии демонстрируют алгоритмы трассировки, и прецизионной расстановкой элементов никто не занимался. Хотя при необходимости ее можно легко осуществить.

BOARD3.rar

[Uree 1]

Стоп. Быстро смоделили. А какие модели компонентов были использованы для моделирования? Прописывалось полное соответствие компонент - ИБИС-файл или по умолчанию, КМОП 3.3В?

[Oblivion 0]

Поскольку это Quick Analysis, использовалась модель по-умолчанию

Rise/fall time = 2 ns

Switching Range = 3V

 

Там есть еще 2 параметра output impedance и input capacitance, но они по ходу вообще не влияют на кроссталки. Зачем они нужны - непонятно :07:

[Uree 1]

Ага, тогда понятно откуда такие большие цифры:)

В случае с FPGA результаты могут очень сильно отличаться, причем в лучшую сторону.

[Yuri Potapoff 0]

г-на Потапов. Искренне прошу прощения, что назвал Вас неплохим специалистом и отличным менеджером , который в наше непростое время способен приучить народ к правильным отношениям между разработчиками и пользователями .

 

Так вы, батенька, икусный льстец!

 

А я вот сижу и пытаюсь вспомнить хоть одного лицензионного пользователя упоминаемых программ в Украине и в Виннице в частности. А ведь страна уже давно вступила в ВТО!

 

Что касается этого:

 

Если Вы имеете в виду офис, то он возражать не умеет . С помощью него можно либо подтвердить, либо неподтвердить выкладки предложенные Жекой. Но если изначалиные предпосылки моделирования неверны, то не имеет значения в чем моделировать.

 

О каких изначальных предпосылках речь? В чем их неверность?

 

Два микрополоска на подложке. Неважно (не очень важно) какие у подложки и у проводников параметры. Все конечные значения будут просто масштабироваться. Не верите - проверьте, но не с помошью упрощенных программ, призванных решть частные задачи на печатных платах, а с помощью точной электродинамики.

 

Обратите внимание, в теме совсем не принимает участие fill, хотя на форуме сегодня был. Он бы вам четко объяснил, почему были получены те или иные результаты, но подозреваю, что он не хочет тратить на это время, так как по поводу Топора все уже высказал.

 

Давайте рассуждать:

 

Есть 8 слоев топология, которую некоторая чудесная программа перетрассировала в 2 слоя, выдержав зазоры. То есть средняя плотность цепей увеличилась в 4 раза. То есть, если учитывать зависимость наводок как функцию квадрата расстояния, то и общее состояние с наводками должно ухудшиться в 4 раза.

 

Не думаю, что уменьшения числа переходных отверстий очень хорошо отразится на SI проблемах, так как в большинстве случаев это приводит к удлиннению отдельных проводников, которые могут оказаться критическими. При этом суммарная длина всех проводников может сократиться (вспомните среднюю температуру по больнице: у кого-то жар под 40, а в морге народ остывает). Представьте себе дорогу через горный хребет. В одном случае это горный серпантин по поверхности (вариант однослойки), в другом случае - прямая дорога со сквозным тоннелем (вариант межслойного перехода).

 

Один без мозгов проложенный длинный петляющий проводник с помехой наделает больше бед, чем куча переходных отверстий с манхеттеновским стилем. Но беда как раз в том, что Топор не предоставляет возможности управлять прокладкой конкретного критического проводника и тем более группой проводников. Об этом в одной из соседних тем пытался говорить fill.

 

То есть, исходя из этих рассуждений, топоровкая топология должна быть хуже по SI.

 

С другой стороны, свободный стиль трассировки проводников предлагает расположение их под углом, что значительно ухудшает взаимную связь между проводниками. Причем, воспользовавшись AWR MWO, я сам был удивлен, насколько сильно эта связь ухудшается. Далее, можно предположить, что выигрыш в наводках за счет наклонных проводников может компенсировать ухудшение наводок за счет уплотнения топологии. То есть, выигрыша или не будет, или будет незначительный.

 

Но Жека получает очень хороший результат. Почему? В силу особенностей моделирования хайперлинкса. Внутри программы топология упрощается и наклонная пара проводников заменяется на последовательность ступенек, связь между которыми учитывается только в рамках одной ступеньки (в силу метода). Если я не прав, fill меня поправит. В итоге, представление наклонных проводников в хайперлинксе будет давать лучший результат по SI, чем честное EM моделирование этих же проводников. Этот результат не будет абсолютно точным, но этого и не требуется, хайперлинкс предназначен для анализа "нормальных" плат с параллельными проводниками. А полное EM моделирование указанной платы не сможет сделать ни одна программа, даже AWR MWO с применением ACE.

 

Таким образом, на мой взгляд, выигрыш от гнутой трассировки топором для SI весьма призрачен. Если учесть, что при использовании топора теряется часть функциональности в управлении процессом трассировки в терминах SI, то применение для сложных высокоскоростных плат оказывается под большим вопросом. Что касается оригинального "свободного стиля" трассировки топора, то в нем нет ничего оригинального. Это умеет делать PADS, это умеет делать Zuken даже в самых своих дешевых вариантах и называется это River Style. Но при этом эти программы не забывают об импедансах, фазовых набегах и выбросах импульсов. Но разработчики топора выбрали себе единственную программу, которая этого делать не умеет (спектру), и все результаты его работы сравнивают только с ней, что не совсем корректно.

 

Но вот где топор незаменим, так это низкочастотные платы любой сложности, где требования к SI минимальны. Здесь он и число слоев снизит, и плату удешевит за счет сокращения числа переходных отверстий.