[vetal 0]

Спасибо! Это я и хотел понять.

Рано радуетесь. При заказе 10 шт. стоимость платы+монтажа будет около 300-400$, вместе в описанной комплектацией примерно 1200$ на плату выйдет. Для 10 плат это 12к примерно.

Ориентируйтесь на 15к$ за 10 плат. Меньше делать не имеет смысла, т.к. платы получатся золотыми.

[drop669 0]

Рано радуетесь. При заказе 10 шт. стоимость платы+монтажа будет около 300-400$, вместе в описанной комплектацией примерно 1200$ на плату выйдет. Для 10 плат это 12к примерно.

Ориентируйтесь на 15к$ за 10 плат. Меньше делать не имеет смысла, т.к. платы получатся золотыми.

Я радуюсь потому что получается что проще просто купить готовый dev kit со Stratix II вместо создания своих плат.

С другой стороны, теперь вопрос риторический, продаст ли Альтера 10 дев-китов...

У них цены на дев-киты ниже чем цена стоящего на нем чипа.

Например вот кит:

http://altera.com/products/devkits/altera/...grity_s2gx.html

Заявлен со стоимостью $1300.

Иду искать в их же онлайн-магазине этот чип EP2SGX90EF1152C3: вариат с постфиксом N стоит $3,760, с постфиксом ES (Engineering sample?): $4,136.

Врядли я первый кто это заметил.

Может это у них такая политика за ради как можно более простого втягивания народа на их продукты.

В таком случае, продадут ли они одному лицу много китов?

[per_aspera_ad_astra 0]

Странно как-то, почему-то для увеличения производительности рассматриваете только распараллеливание алгоритма, но совсем не учитываете частоту, на которой все это дело работать будет. И еще в сравнении смотрите только на количество Slices, и не смотрите на количество Block RAM, или они в вашем алгоритме не используются?

 

Мне кажется оптимальным в вашем случае именно что-то покупное, просто существует некоторая вероятность ошибиться в первом релизе чего-то самодельного (поправить я как понимаю бюджета не хватит).

 

Например, можно посмотреть вот на это http://www.xilinx.com/products/devkits/HW-V5GBE-DK-UNI-G.htm только он предназначен для проектов с Gigabit Ethernet, но зато подешевел! :)

[AlexandrY 3]

По моему вы прикалываетесь.

Неужто трудно понять контекст?

Человек делает абсолютно примитивный брутфорс я так понимаю для коротких сессионных ключей симметричных криптоалгоритмов которые повсеместно применяются при связи через тот же SSL или по Wi-Fi

Или для ломки хешей типа SHA которые применяются для защиты прошивок скажем в мобилах, или игровых автоматах и т.д.

Ему нафик не нужна никакя память , никакие Gigaбит интернеты, а только чтоб как можно больше влезло IP-core того же DES-а. И какя нибудь дохлая шина для центрального менеджера.

 

Если уж искать альтернативы, то я бы предложил чипы из этого ряда:

http://multicore.ru/index.php?id=47

Там 36 одновременно инструкций за такт с 8-и битными операндами.

Удельная цена одного DES-а вполне могла бы быть там меньше чем на FPGA

 

 

Странно как-то, почему-то для увеличения производительности рассматриваете только распараллеливание алгоритма, но совсем не учитываете частоту, на которой все это дело работать будет. И еще в сравнении смотрите только на количество Slices, и не смотрите на количество Block RAM, или они в вашем алгоритме не используются?

 

Мне кажется оптимальным в вашем случае именно что-то покупное, просто существует некоторая вероятность ошибиться в первом релизе чего-то самодельного (поправить я как понимаю бюджета не хватит).

 

Например, можно посмотреть вот на это http://www.xilinx.com/products/devkits/HW-V5GBE-DK-UNI-G.htm только он предназначен для проектов с Gigabit Ethernet, но зато подешевел! :)

[VslavX 0]

Когда-то делал прикидки для обычного DES:

- ключ 56 бит - 2^56 вариантов

- конвееризованные дешифраторы за один такт проверяли 1 вариант ключа (в работе сразу несколько вариантов ключа на разных ступенях - по числу раундов, каждый такт на выходе один вариант)

- частота на Циклоне 2 - около 130Мгц - перебор 2^27 вариантов одним конвеером за 1 секунду, примерно 2^39 вариантов в час. Итого получалось для полного перебора 56-битного ключа нужно 2^17 дешифратор/часов. Если задать приемлемый срок месяц (2^10 часов), то получаем что достаточно 2^7 дешифраторов - навскидку получалось примерно 16-32 микросхем самых младших EP2C5.

Городить SDRAM, софт-процессор и прочее - смысла нет. ИМХО достаточно поставить на плату управляющий проц типа ARM (LPC/SAM), для загрузки FPGA и общего управления. Все FPGA на плате связать с контроллером интерфейсом типа SPI - скорость тут особо не нужна - нужно всего лишь загрузить исходный ключ/диапазон, а вот трассировка упрощается на порядки. Для каскадирования плат можно наружу вывести RS-485, ну или USB (потратившись на хабы можно приличную "елочку" собрать).

ИМХО, "железо" тут не самое сложное, гораздо сложнее/интереснее это все в согласованный кластер объединить.

[per_aspera_ad_astra 0]

По моему вы прикалываетесь.

Неужто трудно понять контекст?

Человек делает абсолютно примитивный брутфорс я так понимаю для коротких сессионных ключей симметричных криптоалгоритмов которые повсеместно применяются при связи через тот же SSL или по Wi-Fi

Или для ломки хешей типа SHA которые применяются для защиты прошивок скажем в мобилах, или игровых автоматах и т.д.

Ему нафик не нужна никакя память , никакие Gigaбит интернеты, а только чтоб как можно больше влезло IP-core того же DES-а. И какя нибудь дохлая шина для центрального менеджера.

 

Если уж искать альтернативы, то я бы предложил чипы из этого ряда:

http://multicore.ru/index.php?id=47

Там 36 одновременно инструкций за такт с 8-и битными операндами.

Удельная цена одного DES-а вполне могла бы быть там меньше чем на FPGA

 

Изначально полагалось что брутфорсер на FPGA делаться будет!? А удельная цена разве основной критерий?

 

Да и понятно что киты универсальные и не все что там есть будет использоваться, но если покупать FPGA отдельную, то у нее цена не сильно различаться будет от стоимости готового кита. Хоть распаивай и на свои платы ставь! Как правильно заметил drop669 это политика такая, я не удивлюсь что фирмы которые свои чипы (интерфейсы, память, питание и т.д...) еще доплачивают чтобы их продукт на кит поставили.