[vetal 0]

Я не работаю с .gdf. Вероятно, это формат прошивки ПЛИС? Если это Вам нужно, - попробуйте что-то показать. Если .gdf - то в чем его смотреть. Чтобы увидеть схему и оценить объем задачи.

А тест-векторы у Вас есть?

gdf - это графический формат от maxplus+(altera). На сколько я знаю - такие проекты транслируют прямо из альтеровских нетлистов на ahdl состоящих из lut+dff+lpm :) http://www.efo.ru/components/atmel/tables/ulc.htm (только они с приемкой не умеют)

[zzzzzzzz 0]

gdf - это графический формат от maxplus+(altera). На сколько я знаю - такие проекты транслируют прямо из альтеровских нетлистов на ahdl состоящих из lut+dff+lpm :) http://www.efo.ru/components/atmel/tables/ulc.htm (только они с приемкой не умеют)

Спасибо. Ну, если это можно посмотреть, установив Max+Plus II, то не проблема.

А может Max+Plus II синтезнуть HDL поведенческий или я уж сильно размечтался и обратного пути из графического редактора в ХДЛ нет в принципе?

[vetal 0]

А может Max+Plus II синтезнуть HDL поведенческий или я уж сильно размечтался и обратного пути из графического редактора в ХДЛ нет в принципе?

Только в гэйт нетлист на ahdl. Он даже vhdl с трудом кушает.

[zzzzzzzz 0]

Только в гэйт нетлист на ahdl. Он даже vhdl с трудом кушает.

Интуитивно чувствую, что все-таки такой путь в HDL можно проделать.

Например, вначале попробовать отфлурпланить в базис Xilinx возможно вместо Альтеры?

[vetal 0]

Например, вначале попробовать отфлурпланить в базис Xilinx возможно вместо Альтеры?

про это не знаю. знаю что у него на выходе нетлист на ahdl можно полчить. это будет куча компонент типа lut с их масками + некоторые дополнительные.

[konstantinkovylin 0]

Альтеровский Quartus (например бесплатный веб-edition) генерирует из .gdf(.bdf) хоть verilog, хоть vhdl. Хотя это не самый простой способ на пути к Asic - можете попробовать или представить, какой текст получится )