[fill 2]

Первая часть - лекции

http://www.megratec.ru/data/ftp/mg_tr_160/...b_2007.1_ru.pdf

[Nixon 3]

Ай спасибо! Может все-таки осилю этого монстра.

[fill 2]

Описание лабораторных

http://www.megratec.ru/data/ftp/mg_tr_160/...b_2007.1_ru.pdf

Данные лаб.

http://www.megratec.ru/data/ftp/mg_tr_160/...data_2007.1.zip

[sergun53 0]

При создании проектов по методическим указаниям все получается,

но схемы в описаниях лабораторных очень плохого качества, ничего не разберешь.

Попытка открыть готовые примеры лабораторных из папки SOLUTIONS приводит к

ошибке:

 

The block: xxxx associated with this design : xxxx could not be found.

 

где хххх имя блока (например amp1, DiscreteCircuit и т.п.) в соответствующем

проекте.

Примеры из папки SOLUTIONS распаковывал на место одноименных проектов в папку

PROJECTS, предварительно переместив проект в другое место.

Версия DxD 2007 и более поздние, новые проекты без проблем, а вот примеры не

открываются ни в одной версии.

Поиск по форуму ничего не дал.

Подскажите как быть, где могут быть прописаны пути к файлам или я чего не

понимаю, только начинаю изучать DxD.

[fill 2]

При создании проектов по методическим указаниям все получается,

но схемы в описаниях лабораторных очень плохого качества, ничего не разберешь.

Попытка открыть готовые примеры лабораторных из папки SOLUTIONS приводит к

ошибке:

 

The block: xxxx associated with this design : xxxx could not be found.

 

где хххх имя блока (например amp1, DiscreteCircuit и т.п.) в соответствующем

проекте.

Примеры из папки SOLUTIONS распаковывал на место одноименных проектов в папку

PROJECTS, предварительно переместив проект в другое место.

Версия DxD 2007 и более поздние, новые проекты без проблем, а вот примеры не

открываются ни в одной версии.

Поиск по форуму ничего не дал.

Подскажите как быть, где могут быть прописаны пути к файлам или я чего не

понимаю, только начинаю изучать DxD.

 

 

Только что попробовал:

- распаковал DXD2007_after_lab3

- открыл в DxD7.9 - система предложила сделать апгрейд проекта, после этого все нормально открылось

тоже самое с AMP_after_lab1

если раскрыть в другую папку, тоже все нормально

 

Если давно качали данные тренинга, попробуйте скачать заново данные для лаб. - я перезалил более новый файл (от 2007.3 но под старым именем)

[sergun53 0]

fill

Спасибо за оперативный ответ. Перекачал тренинг и все появилось.

Открываются даже в других папках, как у Вас.

Уж очень хотелось сравнить, правильно ли все делаешь.

Да и еще, заметил, что в EE7.9 как-то неправильно работает переименование

сигналов в шине по команде chglabel...... , именует не в том порядке как я задаю

и задваивает сигналы в шине. В EE2007 эта команда работает правильно, но по

моему Rip Nets все равно удобнее, еще бы сортировку сигналов (move down, move up)

в окне выбора и было бы вообще мечта.

[fill 2]

fill

Спасибо за оперативный ответ. Перекачал тренинг и все появилось.

Открываются даже в других папках, как у Вас.

Уж очень хотелось сравнить, правильно ли все делаешь.

Да и еще, заметил, что в EE7.9 как-то неправильно работает переименование

сигналов в шине по команде chglabel...... , именует не в том порядке как я задаю

и задваивает сигналы в шине. В EE2007 эта команда работает правильно, но по

моему Rip Nets все равно удобнее, еще бы сортировку сигналов (move down, move up)

в окне выбора и было бы вообще мечта.

 

Используйте Edit>Add_Properties смотрите или другой вариант

[sergun53 0]

Переименование шины с помощью Add properties это вообще классно.

-Только я не понял во втором случае (DxD_Net_PROPERTIES_2.avi)

Шина ВВ, Delta 1 по идее сигналы должны идти по порядку

A,B,C,D,E,F а они идут A,C,D,F,E,W или порядок для такой шины задается

в busconts.ini ?

-И еще. В новом скачаном тренинге у меня все компоненты на любой схеме

оказываются выделенными красным прямоугольником (как я понял это

выделение HighLight, цвета по умолчанию). Можно конечно сделать

цвет HighLight черным и его не будет видно, но это не правильно

(если компоненты подсвечены на схеме, то они будут выделены и на плате?)

Пытался снять подсветку через Symbol Update>Clear All HighLights, все

снимается, но при новом открывании схемы, проекта после закрытия все

возвращается к прежнему. Где искать?

[fill 2]

Переименование шины с помощью Add properties это вообще классно.

-Только я не понял во втором случае (DxD_Net_PROPERTIES_2.avi)

Шина ВВ, Delta 1 по идее сигналы должны идти по порядку

A,B,C,D,E,F а они идут A,C,D,F,E,W или порядок для такой шины задается

в busconts.ini ?

-И еще. В новом скачаном тренинге у меня все компоненты на любой схеме

оказываются выделенными красным прямоугольником (как я понял это

выделение HighLight, цвета по умолчанию). Можно конечно сделать

цвет HighLight черным и его не будет видно, но это не правильно

(если компоненты подсвечены на схеме, то они будут выделены и на плате?)

Пытался снять подсветку через Symbol Update>Clear All HighLights, все

снимается, но при новом открывании схемы, проекта после закрытия все

возвращается к прежнему. Где искать?

 

1. Специально так задал в busconts.ini чтобы показать что последовательность бит шины не зависит от начальных букв имен цепей.

2. Это отображение что есть новая версия символов в ЦБ. ПКМ>Update_Symbols или Tools>Update_Symbols обновит их и уберет красный прямоугольник или отключите галочку верификации этого в Settings.

[sergun53 0]

1. Во всех тренингах по DxD говорится, что соединенными считаются одноименные цепи только на одном листе схемы, а чтобы соединить ту же цепь на другом листе нужно использовать sheet connector или порты. Я же с удивлением обнаружил, что одноименные цепи соединяются на разных листах схемы без всяких конекторов и портов так, как-будто они глобальные цепи. Получается, что schematic считается одним листом, независимо от того сколько в нее вложено sheet ?

2. Нарисовал схему, расставил RefDes как мне было необходимо,упаковал,все нормально. Потом вернулся ICT Viewer и увидел, что часть компонентов не имеют значений рефдеса,а так и остались не определенными (R?,C? и т.д),видимо я их пропустил при именовании вручную и упаковщик присвоил им свои значения,которые отбражались на схеме,но не отбражаются в ICT Viewer. Оказалось, что упаковщик присвоил им значения Instance Value, а не Ref Designftor. Кто-нибудь может обяснить для чего такая путаница ? И как в ICT Viewer увидеть нормальные Ref Designftor после работы упаковщика?

Версия DxD 2007.7

[fill 2]

1. Во всех тренингах по DxD говорится, что соединенными считаются одноименные цепи только на одном листе схемы, а чтобы соединить ту же цепь на другом листе нужно использовать sheet connector или порты. Я же с удивлением обнаружил, что одноименные цепи соединяются на разных листах схемы без всяких конекторов и портов так, как-будто они глобальные цепи. Получается, что schematic считается одним листом, независимо от того сколько в нее вложено sheet ?

2. Нарисовал схему, расставил RefDes как мне было необходимо,упаковал,все нормально. Потом вернулся ICT Viewer и увидел, что часть компонентов не имеют значений рефдеса,а так и остались не определенными (R?,C? и т.д),видимо я их пропустил при именовании вручную и упаковщик присвоил им свои значения,которые отбражались на схеме,но не отбражаются в ICT Viewer. Оказалось, что упаковщик присвоил им значения Instance Value, а не Ref Designftor. Кто-нибудь может обяснить для чего такая путаница ? И как в ICT Viewer увидеть нормальные Ref Designftor после работы упаковщика?

Версия DxD 2007.7

 

1. Не знаю где вы это видели, но про символы перехода со страницы на страницу прямо сказано

Необязательность их применения и подразумевает, что при совпадении имен цепей на одном уровне иерархии они автоматом составляют одну цепь.

Если же говорить о DC\DV то там все наоборот, символы перехода являются обязательными, иначе вместо например net1, будем иметь net1, net1_1, net1_2 и т.д.

2. Instance Value это переопределенное значение нетлиста. Каждый символ на схеме имеет:

- Начальное значение - например заданное внутри самого символа (типа R?)

- Instance - реальное текущее значение в нетлисте.

Например вы нарисовали подсхему и разместили ее символ несколько раз на схеме верхнего уровня. Соответственно в начальной подсхеме у вас стояло R1. А в общей схеме в каждой виртуальной копии подсхемы будут значения Instance, например 1_R1 (в первой), 2_R1 (во второй) и т.д.

[sergun53 0]

Необязательность их применения и подразумевает, что при совпадении имен цепей на одном уровне иерархии они автоматом составляют одну цепь.

Sorry, не придал этому значения, видно сработал стереотип:

раз есть onsheet и offsheet коннекторы, значит они нужны, чтобы сшивать сигналы на разных листах. То, что это не так только радует. Только зачем они тогда нужны в DxD (про DC\DV просветили), так как через иерархию они не работают, а в одноуровневой схеме не нужны?

Каждый символ на схеме имеет:

- Начальное значение - например заданное внутри самого символа (типа R?)

- Instance - реальное текущее значение в нетлисте.

В схеме у меня были нормальные значения Ref Designator, а в ICT Viewer те же Ref Designator (те которым упаковщик сам присвоил Instance Value) отображались с ?, это-то и смутило. Проделал упаковку еще раз и в схеме и в ICT Viewer все компоненты отобразились одинаково, без знака ? в обозначении.

Разница, лишь в том, что в первом случае, я упаковав схему и убедившись, что упаковка прошла нормально вышел из pcb без сохранения, а во втором сохранил pcb. Эта двойственность немного напрягает:

допустим в Property на компонент написано

Symbol Value R?

Block Value R?

Instance Value R15

до сих пор не понятно, что-же реально отображается на схеме и в ICT Viewer - Ref Designator или Instance Value?

И еще несколько вопросов

-Можно ли в ICT Viewer сортировать компоненты по Ref Designator? А то они сортируюся по какому-то непонятному признаку.

-Можно ли в ICT Viewer отображать в таблице соединений не названия пинов, а их номера? А то в большой ПЛИС названия мало, что говорят (I/O, VCC да GND, причем из-за уникальности имени к ним добавляется куча цифр I/O1,I/O2 и т.д.). Гораздо привычнее иметь таблицу соединений с цоколевкой микросхем.

Изменено 13 декабря, 2010 пользователем sergun53

[fill 2]

1. Ref Designator это имя атрибута. А значение этого атрибута может иметь три варианта представления, где Instance Value - это значение аннотированное из данных платы.

 

2. Поле в верхнем левом углу ICT имеет стрелочки - это задание порядка

3. В показанном примере видны номера пинов - значения после знака #.

 

[sergun53 0]

2. Поле в верхнем левом углу ICT имеет стрелочки - это задание порядка

Про стрелочки я знаю,но получается, что ICT сортирует по идентификационному номеру Id имеющий формат $_номер листа схемы_сам идентификационный номер. Поскольку этот номер присваивается DxD по умолчанию (видимо в зависимости от порядка ввода компонентов) получается что RefDes в ICT сортируются не по порядку R1,R2,R3 а по мере установки в схему, а при копировании однотипных кусков вообще неизвестно как. Кроме того, в схеме имеющей много листов, RefDes формируются в пачки, так как номер листа присутствует в Id.

У меня пока получается только вот так

Есть ли способ осуществить сквозную сортировку в ICT именно по позиционному обозначению (Ref Designator)? В навигаторе такая сортивка есть, но в пределах только одного листа.

3. В показанном примере видны номера пинов - значения после знака #.

Да, это,то что нужно, только я не нашел в Settings>Interconnectivity Table как это можно реализовать. И еще лучше, если бы название пина вообще не отображалось, а был только пин намбер.

Изменено 15 декабря, 2010 пользователем sergun53