[sun_fpga 0]

Просто выведете в окно симулятора кроме входов и выходов внутрение цепи.

Не умею смотреть внутренние цепи. У меня Quartus II 7.2, дайте ссылку на апноту, где это все прописано.

 

 

Если при изменении расположения пинов задержки исчезают, то можно ли не трогая первоначального расположения пинов переместить сам счетчик на другое место( приблизительно равноудаленное от пинов) в плисине?

[ig_d 0]

Не умею смотреть внутренние цепи. У меня Quartus II 7.2, дайте ссылку на апноту, где это все прописано.

Help->Contents->Simulation->Adding Nodes to a Waveform File

можно ли не трогая первоначального расположения пинов переместить сам счетчик на другое место( приблизительно равноудаленное от пинов) в плисине?

Можно Tools->Chip Planner(drag and drop)

[sun_fpga 0]

Можно Tools->Chip Planner(drag and drop)

Сходу не получилось. Выделил счетчик, переместил а Quartus II выдал мне error и закрылся.

[mse 0]

А что вас волнует? Ну есть "колебания" кода на выходе. Так они есть и будут всегда. Синхронизируйте приёмник кода по фронту "противоположной" полярности вашего клока, например. Чтобы приёмник съел гарантированно установившиеся данные. Это, кстати, вам предлагали и раньше.

Бо городёж асинхронных схем в ФПГА - это достаточно высокий уровень пилотажу.

[rv3dll 0]

я сталкивался с тем, что симулятор 6го квартуса такую ересь рисовал с состояниями счётчика - по этой причине вернулся в 5 ый. Если схема полностью синхронна - то к моменту следующего клока состояния уже установились - если конечно плисина тянет

до этого момента заниматься констрейнами вроде как нет смысла

[sun_fpga 0]

Если схема полностью синхронна

схема не синхронна.

 

А что вас волнует? Ну есть "колебания" кода на выходе. Так они есть и будут всегда. Синхронизируйте приёмник кода по фронту "противоположной" полярности вашего клока, например. Чтобы приёмник съел гарантированно установившиеся данные. Это, кстати, вам предлагали и раньше

 

Вы повторили другими словами то, что мне другие говорили. Беда в том, что не знаю как сделать - "синхронизировать приемник кода". Если сможете, нарисуйте блок схему, используя lpm_counter. А еще лучше было бы если бы нарисовали схему Carry Look-ahead Counter.

[mse 0]

Ну, примерно так. Сигнал с 8-и-не поступает на вход триггерка с симулированной вами шелупонью. Это даже без симуляции понятно. А уже с выхода триггерка, что на пин ушло - без.

И триггерки, стоящие на каскадировании счОччиков, предназначены для того-же, бо перенос в ЛПМах - штука чисто комбинаццыонная, по поведению.

Можно делать и по другому, но этот подход надо сохранять.

Выберите себе некий клок, фронт/срез которого на диаграммке находится в заведомо стабильных состояниях вашей результирующей схемы(например, некая комбинаторная схема на выходах счОччика) и ставьте триггерок. Д-выход схемы, Ц-тот самый цлоцк. Получите совершенно чистенький сигнал. А подгонять состояния счоччика топологией, "чтоб без просечек", равносильно принятию мер для стабилизации h21э=115,3 у транзистора, в какой-нить аналоговой схеме. Пыхтенья много, а толку нет.

[sun_fpga 0]

Ну, примерно так. Сигнал с 8-и-не поступает на вход триггерка с симулированной вами шелупонью. Это даже без симуляции понятно. А уже с выхода триггерка, что на пин ушло - без.

И триггерки, стоящие на каскадировании счОччиков, предназначены для того-же, бо перенос в ЛПМах - штука чисто комбинаццыонная, по поведению.

Можно делать и по другому, но этот подход надо сохранять.

Выберите себе некий клок, фронт/срез которого на диаграммке находится в заведомо стабильных состояниях вашей результирующей схемы(например, некая комбинаторная схема на выходах счОччика) и ставьте триггерок. Д-выход схемы, Ц-тот самый цлоцк. Получите совершенно чистенький сигнал. А подгонять состояния счоччика топологией, "чтоб без просечек", равносильно принятию мер для стабилизации h21э=115,3 у транзистора, в какой-нить аналоговой схеме. Пыхтенья много, а толку нет.

 

Спасибо, конечно же, за схему. Интересное решение, буду разбираться.

[mse 0]

Спасибо, конечно же, за схему. Интересное решение, буду разбираться.

;О) Ничего интересного. Совершенно стандартная практика.