grigorik 0 22 января, 2008 Опубликовано 22 января, 2008 · Жалоба Если боитесь перезапуска то еще раз внимательно поглядите на все виды coverage RTL модели и постарайтесь добить его ближе к 100 процентам. Может быть, добавьте функциональный coverage в важные блоки, например полезно проверить производилась ли запись и чтение из всех регистров и т.д. Просто была упомянута coverage RTL есть ли у кого-то документация про это или знает где скочать заранее спасибо? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Escorial 0 23 января, 2008 Опубликовано 23 января, 2008 · Жалоба Просто была упомянута coverage RTL есть ли у кого-то документация про это или знает где скочать заранее спасибо? Начните с книжки WritingTestbenches for SystemVerilog. А дальше либо начинайте копать в сторону Functional Verification либо смотрите доки на САПРы. В Cadence это немного нетривиально устроено, т.к. симулятор и средство анализа покрытия разбиты на 2 продукта. В Mentor'e попроще, т.к. все интегрировано. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
grigorik 0 23 января, 2008 Опубликовано 23 января, 2008 (изменено) · Жалоба Начните с книжки WritingTestbenches for SystemVerilog. А дальше либо начинайте копать в сторону Functional Verification либо смотрите доки на САПРы. В Cadence это немного нетривиально устроено, т.к. симулятор и средство анализа покрытия разбиты на 2 продукта. В Mentor'e попроще, т.к. все интегрировано. спасибо Изменено 23 января, 2008 пользователем grigorik Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
yes 7 23 января, 2008 Опубликовано 23 января, 2008 · Жалоба Я согласен с grigorik - для уверенности проведите моделирование для 4х сочетаний BestTiming-BestRC, BestTiming-WorstRC, WorstTiming-BestRC, WorstTiming-WorstRC. Для всех остальных корнеров пользуйтесь STA. Должно хватить. Эти дополнительные корнеры просто позволяют убедиться в высоком выходе годных, т.е. даже если у вас будут нарушения в каком то сочетании - это еще не означает, что у вас не будет рабочих схем, просто выход годных будет меньше. Если боитесь перезапуска то еще раз внимательно поглядите на все виды coverage RTL модели и постарайтесь добить его ближе к 100 процентам. Может быть, добавьте функциональный coverage в важные блоки, например полезно проверить производилась ли запись и чтение из всех регистров и т.д. мы приблизительно так и делали - последовательность тестов (у нас еще IO) c этих 4х (8). но затем и все остальные. для особенно длинных тестов ограничили только 4-мя. выход годных - это, вроде как, один из секретов мануфактуры. как в этот раз так и в прошлые - никаких конкретных цифр не сообщали (ну и от дизайна зависит, наверно, нелинейно :) ) поэтому приходится формализованным подходом пользоваться... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться